[AArch64,ELF] Restrict MOVZ/MOVK to non-PIC large code model (#70178)
[llvm-project.git] / llvm / test / CodeGen / VE / VELIntrinsics / eqvm.ll
blobf8f4b3805fdaba45a2b2666d2124588ff2b99c55
1 ; RUN: llc < %s -mtriple=ve -mattr=+vpu | FileCheck %s
3 ;;; Test equivalence vm intrinsic instructions
4 ;;;
5 ;;; Note:
6 ;;;   We test EQVM*mm and EQVM*yy instructions.
8 ; Function Attrs: nounwind readnone
9 define fastcc <256 x i1> @eqvm_mmm(<256 x i1> %0, <256 x i1> %1) {
10 ; CHECK-LABEL: eqvm_mmm:
11 ; CHECK:       # %bb.0:
12 ; CHECK-NEXT:    eqvm %vm1, %vm1, %vm2
13 ; CHECK-NEXT:    b.l.t (, %s10)
14   %3 = tail call <256 x i1> @llvm.ve.vl.eqvm.mmm(<256 x i1> %0, <256 x i1> %1)
15   ret <256 x i1> %3
18 ; Function Attrs: nounwind readnone
19 declare <256 x i1> @llvm.ve.vl.eqvm.mmm(<256 x i1>, <256 x i1>)
21 ; Function Attrs: nounwind readnone
22 define fastcc <512 x i1> @eqvm_MMM(<512 x i1> %0, <512 x i1> %1) {
23 ; CHECK-LABEL: eqvm_MMM:
24 ; CHECK:       # %bb.0:
25 ; CHECK-NEXT:    eqvm %vm2, %vm2, %vm4
26 ; CHECK-NEXT:    eqvm %vm3, %vm3, %vm5
27 ; CHECK-NEXT:    b.l.t (, %s10)
28   %3 = tail call <512 x i1> @llvm.ve.vl.eqvm.MMM(<512 x i1> %0, <512 x i1> %1)
29   ret <512 x i1> %3
32 ; Function Attrs: nounwind readnone
33 declare <512 x i1> @llvm.ve.vl.eqvm.MMM(<512 x i1>, <512 x i1>)