[AArch64,ELF] Restrict MOVZ/MOVK to non-PIC large code model (#70178)
[llvm-project.git] / llvm / test / CodeGen / VE / VELIntrinsics / vbrv.ll
blobbaf0f008b27afdfb75af079ab0866378ac995ddf
1 ; RUN: llc < %s -mtriple=ve -mattr=+vpu | FileCheck %s
3 ;;; Test vector bit reverse intrinsic instructions
4 ;;;
5 ;;; Note:
6 ;;;   We test VBRV*vl, VBRV*vl_v, VBRV*vml_v, PVBRV*vl, PVBRV*vl_v, PVBRV*vml_v instructions.
8 ; Function Attrs: nounwind readnone
9 define fastcc <256 x double> @vbrv_vvl(<256 x double> %0) {
10 ; CHECK-LABEL: vbrv_vvl:
11 ; CHECK:       # %bb.0:
12 ; CHECK-NEXT:    lea %s0, 256
13 ; CHECK-NEXT:    lvl %s0
14 ; CHECK-NEXT:    vbrv %v0, %v0
15 ; CHECK-NEXT:    b.l.t (, %s10)
16   %2 = tail call fast <256 x double> @llvm.ve.vl.vbrv.vvl(<256 x double> %0, i32 256)
17   ret <256 x double> %2
20 ; Function Attrs: nounwind readnone
21 declare <256 x double> @llvm.ve.vl.vbrv.vvl(<256 x double>, i32)
23 ; Function Attrs: nounwind readnone
24 define fastcc <256 x double> @vbrv_vvvl(<256 x double> %0, <256 x double> %1) {
25 ; CHECK-LABEL: vbrv_vvvl:
26 ; CHECK:       # %bb.0:
27 ; CHECK-NEXT:    lea %s0, 128
28 ; CHECK-NEXT:    lvl %s0
29 ; CHECK-NEXT:    vbrv %v1, %v0
30 ; CHECK-NEXT:    lea %s16, 256
31 ; CHECK-NEXT:    lvl %s16
32 ; CHECK-NEXT:    vor %v0, (0)1, %v1
33 ; CHECK-NEXT:    b.l.t (, %s10)
34   %3 = tail call fast <256 x double> @llvm.ve.vl.vbrv.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
35   ret <256 x double> %3
38 ; Function Attrs: nounwind readnone
39 declare <256 x double> @llvm.ve.vl.vbrv.vvvl(<256 x double>, <256 x double>, i32)
41 ; Function Attrs: nounwind readnone
42 define fastcc <256 x double> @vbrv_vvmvl(<256 x double> %0, <256 x i1> %1, <256 x double> %2) {
43 ; CHECK-LABEL: vbrv_vvmvl:
44 ; CHECK:       # %bb.0:
45 ; CHECK-NEXT:    lea %s0, 128
46 ; CHECK-NEXT:    lvl %s0
47 ; CHECK-NEXT:    vbrv %v1, %v0, %vm1
48 ; CHECK-NEXT:    lea %s16, 256
49 ; CHECK-NEXT:    lvl %s16
50 ; CHECK-NEXT:    vor %v0, (0)1, %v1
51 ; CHECK-NEXT:    b.l.t (, %s10)
52   %4 = tail call fast <256 x double> @llvm.ve.vl.vbrv.vvmvl(<256 x double> %0, <256 x i1> %1, <256 x double> %2, i32 128)
53   ret <256 x double> %4
56 ; Function Attrs: nounwind readnone
57 declare <256 x double> @llvm.ve.vl.vbrv.vvmvl(<256 x double>, <256 x i1>, <256 x double>, i32)
59 ; Function Attrs: nounwind readnone
60 define fastcc <256 x double> @pvbrvlo_vvl(<256 x double> %0) {
61 ; CHECK-LABEL: pvbrvlo_vvl:
62 ; CHECK:       # %bb.0:
63 ; CHECK-NEXT:    lea %s0, 256
64 ; CHECK-NEXT:    lvl %s0
65 ; CHECK-NEXT:    pvbrv.lo %v0, %v0
66 ; CHECK-NEXT:    b.l.t (, %s10)
67   %2 = tail call fast <256 x double> @llvm.ve.vl.pvbrvlo.vvl(<256 x double> %0, i32 256)
68   ret <256 x double> %2
71 ; Function Attrs: nounwind readnone
72 declare <256 x double> @llvm.ve.vl.pvbrvlo.vvl(<256 x double>, i32)
74 ; Function Attrs: nounwind readnone
75 define fastcc <256 x double> @pvbrvlo_vvvl(<256 x double> %0, <256 x double> %1) {
76 ; CHECK-LABEL: pvbrvlo_vvvl:
77 ; CHECK:       # %bb.0:
78 ; CHECK-NEXT:    lea %s0, 128
79 ; CHECK-NEXT:    lvl %s0
80 ; CHECK-NEXT:    pvbrv.lo %v1, %v0
81 ; CHECK-NEXT:    lea %s16, 256
82 ; CHECK-NEXT:    lvl %s16
83 ; CHECK-NEXT:    vor %v0, (0)1, %v1
84 ; CHECK-NEXT:    b.l.t (, %s10)
85   %3 = tail call fast <256 x double> @llvm.ve.vl.pvbrvlo.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
86   ret <256 x double> %3
89 ; Function Attrs: nounwind readnone
90 declare <256 x double> @llvm.ve.vl.pvbrvlo.vvvl(<256 x double>, <256 x double>, i32)
92 ; Function Attrs: nounwind readnone
93 define fastcc <256 x double> @pvbrvlo_vvmvl(<256 x double> %0, <256 x i1> %1, <256 x double> %2) {
94 ; CHECK-LABEL: pvbrvlo_vvmvl:
95 ; CHECK:       # %bb.0:
96 ; CHECK-NEXT:    lea %s0, 128
97 ; CHECK-NEXT:    lvl %s0
98 ; CHECK-NEXT:    pvbrv.lo %v1, %v0, %vm1
99 ; CHECK-NEXT:    lea %s16, 256
100 ; CHECK-NEXT:    lvl %s16
101 ; CHECK-NEXT:    vor %v0, (0)1, %v1
102 ; CHECK-NEXT:    b.l.t (, %s10)
103   %4 = tail call fast <256 x double> @llvm.ve.vl.pvbrvlo.vvmvl(<256 x double> %0, <256 x i1> %1, <256 x double> %2, i32 128)
104   ret <256 x double> %4
107 ; Function Attrs: nounwind readnone
108 declare <256 x double> @llvm.ve.vl.pvbrvlo.vvmvl(<256 x double>, <256 x i1>, <256 x double>, i32)
110 ; Function Attrs: nounwind readnone
111 define fastcc <256 x double> @pvbrvup_vvl(<256 x double> %0) {
112 ; CHECK-LABEL: pvbrvup_vvl:
113 ; CHECK:       # %bb.0:
114 ; CHECK-NEXT:    lea %s0, 256
115 ; CHECK-NEXT:    lvl %s0
116 ; CHECK-NEXT:    pvbrv.up %v0, %v0
117 ; CHECK-NEXT:    b.l.t (, %s10)
118   %2 = tail call fast <256 x double> @llvm.ve.vl.pvbrvup.vvl(<256 x double> %0, i32 256)
119   ret <256 x double> %2
122 ; Function Attrs: nounwind readnone
123 declare <256 x double> @llvm.ve.vl.pvbrvup.vvl(<256 x double>, i32)
125 ; Function Attrs: nounwind readnone
126 define fastcc <256 x double> @pvbrvup_vvvl(<256 x double> %0, <256 x double> %1) {
127 ; CHECK-LABEL: pvbrvup_vvvl:
128 ; CHECK:       # %bb.0:
129 ; CHECK-NEXT:    lea %s0, 128
130 ; CHECK-NEXT:    lvl %s0
131 ; CHECK-NEXT:    pvbrv.up %v1, %v0
132 ; CHECK-NEXT:    lea %s16, 256
133 ; CHECK-NEXT:    lvl %s16
134 ; CHECK-NEXT:    vor %v0, (0)1, %v1
135 ; CHECK-NEXT:    b.l.t (, %s10)
136   %3 = tail call fast <256 x double> @llvm.ve.vl.pvbrvup.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
137   ret <256 x double> %3
140 ; Function Attrs: nounwind readnone
141 declare <256 x double> @llvm.ve.vl.pvbrvup.vvvl(<256 x double>, <256 x double>, i32)
143 ; Function Attrs: nounwind readnone
144 define fastcc <256 x double> @pvbrvup_vvmvl(<256 x double> %0, <256 x i1> %1, <256 x double> %2) {
145 ; CHECK-LABEL: pvbrvup_vvmvl:
146 ; CHECK:       # %bb.0:
147 ; CHECK-NEXT:    lea %s0, 128
148 ; CHECK-NEXT:    lvl %s0
149 ; CHECK-NEXT:    pvbrv.up %v1, %v0, %vm1
150 ; CHECK-NEXT:    lea %s16, 256
151 ; CHECK-NEXT:    lvl %s16
152 ; CHECK-NEXT:    vor %v0, (0)1, %v1
153 ; CHECK-NEXT:    b.l.t (, %s10)
154   %4 = tail call fast <256 x double> @llvm.ve.vl.pvbrvup.vvmvl(<256 x double> %0, <256 x i1> %1, <256 x double> %2, i32 128)
155   ret <256 x double> %4
158 ; Function Attrs: nounwind readnone
159 declare <256 x double> @llvm.ve.vl.pvbrvup.vvmvl(<256 x double>, <256 x i1>, <256 x double>, i32)
161 ; Function Attrs: nounwind readnone
162 define fastcc <256 x double> @pvbrv_vvl(<256 x double> %0) {
163 ; CHECK-LABEL: pvbrv_vvl:
164 ; CHECK:       # %bb.0:
165 ; CHECK-NEXT:    lea %s0, 256
166 ; CHECK-NEXT:    lvl %s0
167 ; CHECK-NEXT:    pvbrv %v0, %v0
168 ; CHECK-NEXT:    b.l.t (, %s10)
169   %2 = tail call fast <256 x double> @llvm.ve.vl.pvbrv.vvl(<256 x double> %0, i32 256)
170   ret <256 x double> %2
173 ; Function Attrs: nounwind readnone
174 declare <256 x double> @llvm.ve.vl.pvbrv.vvl(<256 x double>, i32)
176 ; Function Attrs: nounwind readnone
177 define fastcc <256 x double> @pvbrv_vvvl(<256 x double> %0, <256 x double> %1) {
178 ; CHECK-LABEL: pvbrv_vvvl:
179 ; CHECK:       # %bb.0:
180 ; CHECK-NEXT:    lea %s0, 128
181 ; CHECK-NEXT:    lvl %s0
182 ; CHECK-NEXT:    pvbrv %v1, %v0
183 ; CHECK-NEXT:    lea %s16, 256
184 ; CHECK-NEXT:    lvl %s16
185 ; CHECK-NEXT:    vor %v0, (0)1, %v1
186 ; CHECK-NEXT:    b.l.t (, %s10)
187   %3 = tail call fast <256 x double> @llvm.ve.vl.pvbrv.vvvl(<256 x double> %0, <256 x double> %1, i32 128)
188   ret <256 x double> %3
191 ; Function Attrs: nounwind readnone
192 declare <256 x double> @llvm.ve.vl.pvbrv.vvvl(<256 x double>, <256 x double>, i32)
194 ; Function Attrs: nounwind readnone
195 define fastcc <256 x double> @pvbrv_vvMvl(<256 x double> %0, <512 x i1> %1, <256 x double> %2) {
196 ; CHECK-LABEL: pvbrv_vvMvl:
197 ; CHECK:       # %bb.0:
198 ; CHECK-NEXT:    lea %s0, 128
199 ; CHECK-NEXT:    lvl %s0
200 ; CHECK-NEXT:    pvbrv %v1, %v0, %vm2
201 ; CHECK-NEXT:    lea %s16, 256
202 ; CHECK-NEXT:    lvl %s16
203 ; CHECK-NEXT:    vor %v0, (0)1, %v1
204 ; CHECK-NEXT:    b.l.t (, %s10)
205   %4 = tail call fast <256 x double> @llvm.ve.vl.pvbrv.vvMvl(<256 x double> %0, <512 x i1> %1, <256 x double> %2, i32 128)
206   ret <256 x double> %4
209 ; Function Attrs: nounwind readnone
210 declare <256 x double> @llvm.ve.vl.pvbrv.vvMvl(<256 x double>, <512 x i1>, <256 x double>, i32)