llvm/test/CodeGen/X86/avx512-adc-sbb.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=x86_64-unknown-unknown -mattr=avx512f %s -o - | FileCheck %s
   3
   4 ; This asserted because we didn't account for a zext of a non-SETCC node:
   5 ; https://bugs.llvm.org/show_bug.cgi?id=32316
   6
   7 define i8 @PR32316(i8 %t1, i32 %t5, i8 %t8)  {
   8 ; CHECK-LABEL: PR32316:
   9 ; CHECK:       # %bb.0:
  10 ; CHECK-NEXT:    xorl %eax, %eax
  11 ; CHECK-NEXT:    testb %dil, %dil
  12 ; CHECK-NEXT:    sete %al
  13 ; CHECK-NEXT:    cmpl %esi, %eax
  14 ; CHECK-NEXT:    seta %al
  15 ; CHECK-NEXT:    cmpb $1, %dl
  16 ; CHECK-NEXT:    sbbb $-1, %al
  17 ; CHECK-NEXT:    retq
  18   %t2 = icmp eq i8 %t1, 0
  19   %t3 = zext i1 %t2 to i32
  20   %t6 = icmp ugt i32 %t3, %t5
  21   %t7 = zext i1 %t6 to i8
  22   %t9 = icmp ne i8 %t8, 0
  23   %t10 = zext i1 %t9 to i8
  24   %t11 = add i8 %t7, %t10
  25   ret i8 %t11
  26 }
  27