llvm/test/CodeGen/X86/avxvnniint16-intrinsics.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -verify-machineinstrs -mtriple=x86_64-unknown-unknown --show-mc-encoding -mattr=+avxvnniint16 | FileCheck %s
   3 ; RUN: llc < %s -verify-machineinstrs -mtriple=i686-unknown-unknown --show-mc-encoding -mattr=+avxvnniint16 | FileCheck %s
   4
   5 define <4 x i32> @test_int_x86_avx2_vpdpwsud_128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C) {
   6 ; CHECK-LABEL: test_int_x86_avx2_vpdpwsud_128:
   7 ; CHECK:       # %bb.0:
   8 ; CHECK-NEXT:    vpdpwsud %xmm2, %xmm1, %xmm0 # encoding: [0xc4,0xe2,0x72,0xd2,0xc2]
   9 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  10   %ret = call <4 x i32> @llvm.x86.avx2.vpdpwsud.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  11   ret <4 x i32> %ret
  12 }
  13 declare <4 x i32> @llvm.x86.avx2.vpdpwsud.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  14
  15 define <8 x i32> @test_int_x86_avx2_vpdpwsud_256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C) {
  16 ; CHECK-LABEL: test_int_x86_avx2_vpdpwsud_256:
  17 ; CHECK:       # %bb.0:
  18 ; CHECK-NEXT:    vpdpwsud %ymm2, %ymm1, %ymm0 # encoding: [0xc4,0xe2,0x76,0xd2,0xc2]
  19 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  20   %ret = call <8 x i32> @llvm.x86.avx2.vpdpwsud.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
  21   ret <8 x i32> %ret
  22 }
  23 declare <8 x i32> @llvm.x86.avx2.vpdpwsud.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
  24
  25 define <4 x i32> @test_int_x86_avx2_vpdpwsuds_128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C) {
  26 ; CHECK-LABEL: test_int_x86_avx2_vpdpwsuds_128:
  27 ; CHECK:       # %bb.0:
  28 ; CHECK-NEXT:    vpdpwsuds %xmm2, %xmm1, %xmm0 # encoding: [0xc4,0xe2,0x72,0xd3,0xc2]
  29 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  30   %ret = call <4 x i32> @llvm.x86.avx2.vpdpwsuds.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  31   ret <4 x i32> %ret
  32 }
  33 declare <4 x i32> @llvm.x86.avx2.vpdpwsuds.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  34
  35 define <8 x i32> @test_int_x86_avx2_vpdpwsuds_256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C) {
  36 ; CHECK-LABEL: test_int_x86_avx2_vpdpwsuds_256:
  37 ; CHECK:       # %bb.0:
  38 ; CHECK-NEXT:    vpdpwsuds %ymm2, %ymm1, %ymm0 # encoding: [0xc4,0xe2,0x76,0xd3,0xc2]
  39 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  40   %ret = call <8 x i32> @llvm.x86.avx2.vpdpwsuds.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
  41   ret <8 x i32> %ret
  42 }
  43 declare <8 x i32> @llvm.x86.avx2.vpdpwsuds.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
  44
  45 define <4 x i32> @test_int_x86_avx2_vpdpwusd_128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C) {
  46 ; CHECK-LABEL: test_int_x86_avx2_vpdpwusd_128:
  47 ; CHECK:       # %bb.0:
  48 ; CHECK-NEXT:    vpdpwusd %xmm2, %xmm1, %xmm0 # encoding: [0xc4,0xe2,0x71,0xd2,0xc2]
  49 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  50   %ret = call <4 x i32> @llvm.x86.avx2.vpdpwusd.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  51   ret <4 x i32> %ret
  52 }
  53 declare <4 x i32> @llvm.x86.avx2.vpdpwusd.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  54
  55 define <8 x i32> @test_int_x86_avx2_vpdpwusd_256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C) {
  56 ; CHECK-LABEL: test_int_x86_avx2_vpdpwusd_256:
  57 ; CHECK:       # %bb.0:
  58 ; CHECK-NEXT:    vpdpwusd %ymm2, %ymm1, %ymm0 # encoding: [0xc4,0xe2,0x75,0xd2,0xc2]
  59 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  60   %ret = call <8 x i32> @llvm.x86.avx2.vpdpwusd.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
  61   ret <8 x i32> %ret
  62 }
  63 declare <8 x i32> @llvm.x86.avx2.vpdpwusd.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
  64
  65 define <4 x i32> @test_int_x86_avx2_vpdpwusds_128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C) {
  66 ; CHECK-LABEL: test_int_x86_avx2_vpdpwusds_128:
  67 ; CHECK:       # %bb.0:
  68 ; CHECK-NEXT:    vpdpwusds %xmm2, %xmm1, %xmm0 # encoding: [0xc4,0xe2,0x71,0xd3,0xc2]
  69 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  70   %ret = call <4 x i32> @llvm.x86.avx2.vpdpwusds.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  71   ret <4 x i32> %ret
  72 }
  73 declare <4 x i32> @llvm.x86.avx2.vpdpwusds.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  74
  75 define <8 x i32> @test_int_x86_avx2_vpdpwusds_256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C) {
  76 ; CHECK-LABEL: test_int_x86_avx2_vpdpwusds_256:
  77 ; CHECK:       # %bb.0:
  78 ; CHECK-NEXT:    vpdpwusds %ymm2, %ymm1, %ymm0 # encoding: [0xc4,0xe2,0x75,0xd3,0xc2]
  79 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  80   %ret = call <8 x i32> @llvm.x86.avx2.vpdpwusds.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
  81   ret <8 x i32> %ret
  82 }
  83 declare <8 x i32> @llvm.x86.avx2.vpdpwusds.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
  84
  85 define <4 x i32> @test_int_x86_avx2_vpdpwuud_128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C) {
  86 ; CHECK-LABEL: test_int_x86_avx2_vpdpwuud_128:
  87 ; CHECK:       # %bb.0:
  88 ; CHECK-NEXT:    vpdpwuud %xmm2, %xmm1, %xmm0 # encoding: [0xc4,0xe2,0x70,0xd2,0xc2]
  89 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
  90   %ret = call <4 x i32> @llvm.x86.avx2.vpdpwuud.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  91   ret <4 x i32> %ret
  92 }
  93 declare <4 x i32> @llvm.x86.avx2.vpdpwuud.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
  94
  95 define <8 x i32> @test_int_x86_avx2_vpdpwuud_256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C) {
  96 ; CHECK-LABEL: test_int_x86_avx2_vpdpwuud_256:
  97 ; CHECK:       # %bb.0:
  98 ; CHECK-NEXT:    vpdpwuud %ymm2, %ymm1, %ymm0 # encoding: [0xc4,0xe2,0x74,0xd2,0xc2]
  99 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
 100   %ret = call <8 x i32> @llvm.x86.avx2.vpdpwuud.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
 101   ret <8 x i32> %ret
 102 }
 103 declare <8 x i32> @llvm.x86.avx2.vpdpwuud.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
 104
 105 define <4 x i32> @test_int_x86_avx2_vpdpwuuds_128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C) {
 106 ; CHECK-LABEL: test_int_x86_avx2_vpdpwuuds_128:
 107 ; CHECK:       # %bb.0:
 108 ; CHECK-NEXT:    vpdpwuuds %xmm2, %xmm1, %xmm0 # encoding: [0xc4,0xe2,0x70,0xd3,0xc2]
 109 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
 110   %ret = call <4 x i32> @llvm.x86.avx2.vpdpwuuds.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
 111   ret <4 x i32> %ret
 112 }
 113 declare <4 x i32> @llvm.x86.avx2.vpdpwuuds.128(<4 x i32> %A, <4 x i32> %B, <4 x i32> %C)
 114
 115 define <8 x i32> @test_int_x86_avx2_vpdpwuuds_256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C) {
 116 ; CHECK-LABEL: test_int_x86_avx2_vpdpwuuds_256:
 117 ; CHECK:       # %bb.0:
 118 ; CHECK-NEXT:    vpdpwuuds %ymm2, %ymm1, %ymm0 # encoding: [0xc4,0xe2,0x74,0xd3,0xc2]
 119 ; CHECK-NEXT:    ret{{[l|q]}} # encoding: [0xc3]
 120   %ret = call <8 x i32> @llvm.x86.avx2.vpdpwuuds.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)
 121   ret <8 x i32> %ret
 122 }
 123 declare <8 x i32> @llvm.x86.avx2.vpdpwuuds.256(<8 x i32> %A, <8 x i32> %B, <8 x i32> %C)