llvm/test/CodeGen/X86/fmf-reduction.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-- -mattr=fma | FileCheck %s
   3
   4 ; Propagation of IR FMF should not drop flags when adding the DAG reduction flag.
   5 ; This should include an FMA instruction, not separate FMUL/FADD.
   6
   7 define double @julia_dotf(<4 x double> %x, <4 x double> %y, <4 x double> %z, i1 %t3) {
   8 ; CHECK-LABEL: julia_dotf:
   9 ; CHECK:       # %bb.0:
  10 ; CHECK-NEXT:    vfmadd213pd {{.*#+}} ymm0 = (ymm1 * ymm0) + ymm2
  11 ; CHECK-NEXT:    vextractf128 $1, %ymm0, %xmm1
  12 ; CHECK-NEXT:    vaddpd %xmm1, %xmm0, %xmm0
  13 ; CHECK-NEXT:    vshufpd {{.*#+}} xmm1 = xmm0[1,0]
  14 ; CHECK-NEXT:    vaddsd %xmm1, %xmm0, %xmm0
  15 ; CHECK-NEXT:    vzeroupper
  16 ; CHECK-NEXT:    retq
  17   %t1 = fmul contract <4 x double> %x, %y
  18   %t2 = fadd fast <4 x double> %z, %t1
  19   %rdx.shuf = shufflevector <4 x double> %t2, <4 x double> undef, <4 x i32> <i32 2, i32 3, i32 undef, i32 undef>
  20   %bin.rdx22 = fadd fast <4 x double> %t2, %rdx.shuf
  21   %rdx.shuf23 = shufflevector <4 x double> %bin.rdx22, <4 x double> undef, <4 x i32> <i32 1, i32 undef, i32 undef, i32 undef>
  22   %bin.rdx24 = fadd fast <4 x double> %bin.rdx22, %rdx.shuf23
  23   %t4 = extractelement <4 x double> %bin.rdx24, i32 0
  24   ret double %t4
  25 }
  26