[AArch64,ELF] Restrict MOVZ/MOVK to non-PIC large code model (#70178)
[llvm-project.git] / llvm / test / CodeGen / X86 / fp128-extract.ll
blobbcd0e2900b281e1912e58e10114df04cd76c65f2
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -O2 -mtriple=x86_64-linux-android -mattr=+mmx -enable-legalize-types-checking | FileCheck %s
3 ; RUN: llc < %s -O2 -mtriple=x86_64-linux-gnu -mattr=+mmx -enable-legalize-types-checking | FileCheck %s
5 ; Test the softened result of extractelement op code.
6 define fp128 @TestExtract(<2 x double> %x) nounwind {
7 ; CHECK-LABEL: TestExtract:
8 ; CHECK:       # %bb.0: # %entry
9 ; CHECK-NEXT:    subq $40, %rsp
10 ; CHECK-NEXT:    movaps %xmm0, (%rsp) # 16-byte Spill
11 ; CHECK-NEXT:    callq __extenddftf2@PLT
12 ; CHECK-NEXT:    movaps %xmm0, {{[-0-9]+}}(%r{{[sb]}}p) # 16-byte Spill
13 ; CHECK-NEXT:    movaps (%rsp), %xmm0 # 16-byte Reload
14 ; CHECK-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
15 ; CHECK-NEXT:    callq __extenddftf2@PLT
16 ; CHECK-NEXT:    movaps %xmm0, %xmm1
17 ; CHECK-NEXT:    movaps {{[-0-9]+}}(%r{{[sb]}}p), %xmm0 # 16-byte Reload
18 ; CHECK-NEXT:    addq $40, %rsp
19 ; CHECK-NEXT:    jmp __multf3@PLT # TAILCALL
20 entry:
21   ; Simplified instruction pattern from the output of llvm before r289042,
22   ; for a boost function ...::insert<...>::traverse<...>().
23   %a = fpext <2 x double> %x to <2 x fp128>
24   %0 = extractelement <2 x fp128> %a, i32 0
25   %1 = extractelement <2 x fp128> %a, i32 1
26   %2 = fmul fp128 %0, %1
27   ret fp128 %2