llvm/test/CodeGen/X86/load-scalar-as-vector.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+sse2       | FileCheck %s --check-prefix=SSE
   3 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+sse4.2     | FileCheck %s --check-prefix=SSE
   4 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+avx        | FileCheck %s --check-prefix=AVX
   5 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+avx2       | FileCheck %s --check-prefix=AVX
   6 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+avx512dq,+avx512bw | FileCheck %s --check-prefix=AVX
   7
   8 define <4 x i32> @add_op1_constant(ptr %p) nounwind {
   9 ; SSE-LABEL: add_op1_constant:
  10 ; SSE:       # %bb.0:
  11 ; SSE-NEXT:    movl (%rdi), %eax
  12 ; SSE-NEXT:    addl $42, %eax
  13 ; SSE-NEXT:    movd %eax, %xmm0
  14 ; SSE-NEXT:    retq
  15 ;
  16 ; AVX-LABEL: add_op1_constant:
  17 ; AVX:       # %bb.0:
  18 ; AVX-NEXT:    movl (%rdi), %eax
  19 ; AVX-NEXT:    addl $42, %eax
  20 ; AVX-NEXT:    vmovd %eax, %xmm0
  21 ; AVX-NEXT:    retq
  22   %x = load i32, ptr %p
  23   %b = add i32 %x, 42
  24   %r = insertelement <4 x i32> undef, i32 %b, i32 0
  25   ret <4 x i32> %r
  26 }
  27
  28 ; Code and data size may increase by using more vector ops, so the transform is disabled here.
  29
  30 define <4 x i32> @add_op1_constant_optsize(ptr %p) nounwind optsize {
  31 ; SSE-LABEL: add_op1_constant_optsize:
  32 ; SSE:       # %bb.0:
  33 ; SSE-NEXT:    movl (%rdi), %eax
  34 ; SSE-NEXT:    addl $42, %eax
  35 ; SSE-NEXT:    movd %eax, %xmm0
  36 ; SSE-NEXT:    retq
  37 ;
  38 ; AVX-LABEL: add_op1_constant_optsize:
  39 ; AVX:       # %bb.0:
  40 ; AVX-NEXT:    movl (%rdi), %eax
  41 ; AVX-NEXT:    addl $42, %eax
  42 ; AVX-NEXT:    vmovd %eax, %xmm0
  43 ; AVX-NEXT:    retq
  44   %x = load i32, ptr %p
  45   %b = add i32 %x, 42
  46   %r = insertelement <4 x i32> undef, i32 %b, i32 0
  47   ret <4 x i32> %r
  48 }
  49
  50 define <8 x i16> @add_op0_constant(ptr %p) nounwind {
  51 ; SSE-LABEL: add_op0_constant:
  52 ; SSE:       # %bb.0:
  53 ; SSE-NEXT:    movzwl (%rdi), %eax
  54 ; SSE-NEXT:    addl $42, %eax
  55 ; SSE-NEXT:    movd %eax, %xmm0
  56 ; SSE-NEXT:    retq
  57 ;
  58 ; AVX-LABEL: add_op0_constant:
  59 ; AVX:       # %bb.0:
  60 ; AVX-NEXT:    movzwl (%rdi), %eax
  61 ; AVX-NEXT:    addl $42, %eax
  62 ; AVX-NEXT:    vmovd %eax, %xmm0
  63 ; AVX-NEXT:    retq
  64   %x = load i16, ptr %p
  65   %b = add i16 42, %x
  66   %r = insertelement <8 x i16> undef, i16 %b, i32 0
  67   ret <8 x i16> %r
  68 }
  69
  70 define <2 x i64> @sub_op0_constant(ptr %p) nounwind {
  71 ; SSE-LABEL: sub_op0_constant:
  72 ; SSE:       # %bb.0:
  73 ; SSE-NEXT:    movl $42, %eax
  74 ; SSE-NEXT:    subq (%rdi), %rax
  75 ; SSE-NEXT:    movq %rax, %xmm0
  76 ; SSE-NEXT:    retq
  77 ;
  78 ; AVX-LABEL: sub_op0_constant:
  79 ; AVX:       # %bb.0:
  80 ; AVX-NEXT:    movl $42, %eax
  81 ; AVX-NEXT:    subq (%rdi), %rax
  82 ; AVX-NEXT:    vmovq %rax, %xmm0
  83 ; AVX-NEXT:    retq
  84   %x = load i64, ptr %p
  85   %b = sub i64 42, %x
  86   %r = insertelement <2 x i64> undef, i64 %b, i32 0
  87   ret <2 x i64> %r
  88 }
  89
  90 define <16 x i8> @sub_op1_constant(ptr %p) nounwind {
  91 ; SSE-LABEL: sub_op1_constant:
  92 ; SSE:       # %bb.0:
  93 ; SSE-NEXT:    movzbl (%rdi), %eax
  94 ; SSE-NEXT:    addb $-42, %al
  95 ; SSE-NEXT:    movzbl %al, %eax
  96 ; SSE-NEXT:    movd %eax, %xmm0
  97 ; SSE-NEXT:    retq
  98 ;
  99 ; AVX-LABEL: sub_op1_constant:
 100 ; AVX:       # %bb.0:
 101 ; AVX-NEXT:    movzbl (%rdi), %eax
 102 ; AVX-NEXT:    addb $-42, %al
 103 ; AVX-NEXT:    vmovd %eax, %xmm0
 104 ; AVX-NEXT:    retq
 105   %x = load i8, ptr %p
 106   %b = sub i8 %x, 42
 107   %r = insertelement <16 x i8> undef, i8 %b, i32 0
 108   ret <16 x i8> %r
 109 }
 110
 111 define <4 x i32> @mul_op1_constant(ptr %p) nounwind {
 112 ; SSE-LABEL: mul_op1_constant:
 113 ; SSE:       # %bb.0:
 114 ; SSE-NEXT:    imull $42, (%rdi), %eax
 115 ; SSE-NEXT:    movd %eax, %xmm0
 116 ; SSE-NEXT:    retq
 117 ;
 118 ; AVX-LABEL: mul_op1_constant:
 119 ; AVX:       # %bb.0:
 120 ; AVX-NEXT:    imull $42, (%rdi), %eax
 121 ; AVX-NEXT:    vmovd %eax, %xmm0
 122 ; AVX-NEXT:    retq
 123   %x = load i32, ptr %p
 124   %b = mul i32 %x, 42
 125   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 126   ret <4 x i32> %r
 127 }
 128
 129 define <8 x i16> @mul_op0_constant(ptr %p) nounwind {
 130 ; SSE-LABEL: mul_op0_constant:
 131 ; SSE:       # %bb.0:
 132 ; SSE-NEXT:    movzwl (%rdi), %eax
 133 ; SSE-NEXT:    imull $42, %eax, %eax
 134 ; SSE-NEXT:    movd %eax, %xmm0
 135 ; SSE-NEXT:    retq
 136 ;
 137 ; AVX-LABEL: mul_op0_constant:
 138 ; AVX:       # %bb.0:
 139 ; AVX-NEXT:    movzwl (%rdi), %eax
 140 ; AVX-NEXT:    imull $42, %eax, %eax
 141 ; AVX-NEXT:    vmovd %eax, %xmm0
 142 ; AVX-NEXT:    retq
 143   %x = load i16, ptr %p
 144   %b = mul i16 42, %x
 145   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 146   ret <8 x i16> %r
 147 }
 148
 149 define <4 x i32> @and_op1_constant(ptr %p) nounwind {
 150 ; SSE-LABEL: and_op1_constant:
 151 ; SSE:       # %bb.0:
 152 ; SSE-NEXT:    movl (%rdi), %eax
 153 ; SSE-NEXT:    andl $42, %eax
 154 ; SSE-NEXT:    movd %eax, %xmm0
 155 ; SSE-NEXT:    retq
 156 ;
 157 ; AVX-LABEL: and_op1_constant:
 158 ; AVX:       # %bb.0:
 159 ; AVX-NEXT:    movl (%rdi), %eax
 160 ; AVX-NEXT:    andl $42, %eax
 161 ; AVX-NEXT:    vmovd %eax, %xmm0
 162 ; AVX-NEXT:    retq
 163   %x = load i32, ptr %p
 164   %b = and i32 %x, 42
 165   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 166   ret <4 x i32> %r
 167 }
 168
 169 define <2 x i64> @or_op1_constant(ptr %p) nounwind {
 170 ; SSE-LABEL: or_op1_constant:
 171 ; SSE:       # %bb.0:
 172 ; SSE-NEXT:    movq (%rdi), %rax
 173 ; SSE-NEXT:    orq $42, %rax
 174 ; SSE-NEXT:    movq %rax, %xmm0
 175 ; SSE-NEXT:    retq
 176 ;
 177 ; AVX-LABEL: or_op1_constant:
 178 ; AVX:       # %bb.0:
 179 ; AVX-NEXT:    movq (%rdi), %rax
 180 ; AVX-NEXT:    orq $42, %rax
 181 ; AVX-NEXT:    vmovq %rax, %xmm0
 182 ; AVX-NEXT:    retq
 183   %x = load i64, ptr %p
 184   %b = or i64 %x, 42
 185   %r = insertelement <2 x i64> undef, i64 %b, i32 0
 186   ret <2 x i64> %r
 187 }
 188
 189 define <8 x i16> @xor_op1_constant(ptr %p) nounwind {
 190 ; SSE-LABEL: xor_op1_constant:
 191 ; SSE:       # %bb.0:
 192 ; SSE-NEXT:    movzwl (%rdi), %eax
 193 ; SSE-NEXT:    xorl $42, %eax
 194 ; SSE-NEXT:    movd %eax, %xmm0
 195 ; SSE-NEXT:    retq
 196 ;
 197 ; AVX-LABEL: xor_op1_constant:
 198 ; AVX:       # %bb.0:
 199 ; AVX-NEXT:    movzwl (%rdi), %eax
 200 ; AVX-NEXT:    xorl $42, %eax
 201 ; AVX-NEXT:    vmovd %eax, %xmm0
 202 ; AVX-NEXT:    retq
 203   %x = load i16, ptr %p
 204   %b = xor i16 %x, 42
 205   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 206   ret <8 x i16> %r
 207 }
 208
 209 define <4 x i32> @shl_op0_constant(ptr %p) nounwind {
 210 ; SSE-LABEL: shl_op0_constant:
 211 ; SSE:       # %bb.0:
 212 ; SSE-NEXT:    movzbl (%rdi), %ecx
 213 ; SSE-NEXT:    movl $42, %eax
 214 ; SSE-NEXT:    shll %cl, %eax
 215 ; SSE-NEXT:    movd %eax, %xmm0
 216 ; SSE-NEXT:    retq
 217 ;
 218 ; AVX-LABEL: shl_op0_constant:
 219 ; AVX:       # %bb.0:
 220 ; AVX-NEXT:    movzbl (%rdi), %ecx
 221 ; AVX-NEXT:    movl $42, %eax
 222 ; AVX-NEXT:    shll %cl, %eax
 223 ; AVX-NEXT:    vmovd %eax, %xmm0
 224 ; AVX-NEXT:    retq
 225   %x = load i32, ptr %p
 226   %b = shl i32 42, %x
 227   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 228   ret <4 x i32> %r
 229 }
 230
 231 define <16 x i8> @shl_op1_constant(ptr %p) nounwind {
 232 ; SSE-LABEL: shl_op1_constant:
 233 ; SSE:       # %bb.0:
 234 ; SSE-NEXT:    movzbl (%rdi), %eax
 235 ; SSE-NEXT:    shlb $5, %al
 236 ; SSE-NEXT:    movzbl %al, %eax
 237 ; SSE-NEXT:    movd %eax, %xmm0
 238 ; SSE-NEXT:    retq
 239 ;
 240 ; AVX-LABEL: shl_op1_constant:
 241 ; AVX:       # %bb.0:
 242 ; AVX-NEXT:    movzbl (%rdi), %eax
 243 ; AVX-NEXT:    shlb $5, %al
 244 ; AVX-NEXT:    vmovd %eax, %xmm0
 245 ; AVX-NEXT:    retq
 246   %x = load i8, ptr %p
 247   %b = shl i8 %x, 5
 248   %r = insertelement <16 x i8> undef, i8 %b, i32 0
 249   ret <16 x i8> %r
 250 }
 251
 252 define <2 x i64> @lshr_op0_constant(ptr %p) nounwind {
 253 ; SSE-LABEL: lshr_op0_constant:
 254 ; SSE:       # %bb.0:
 255 ; SSE-NEXT:    movzbl (%rdi), %ecx
 256 ; SSE-NEXT:    movl $42, %eax
 257 ; SSE-NEXT:    shrq %cl, %rax
 258 ; SSE-NEXT:    movd %eax, %xmm0
 259 ; SSE-NEXT:    retq
 260 ;
 261 ; AVX-LABEL: lshr_op0_constant:
 262 ; AVX:       # %bb.0:
 263 ; AVX-NEXT:    movzbl (%rdi), %ecx
 264 ; AVX-NEXT:    movl $42, %eax
 265 ; AVX-NEXT:    shrq %cl, %rax
 266 ; AVX-NEXT:    vmovd %eax, %xmm0
 267 ; AVX-NEXT:    retq
 268   %x = load i64, ptr %p
 269   %b = lshr i64 42, %x
 270   %r = insertelement <2 x i64> undef, i64 %b, i32 0
 271   ret <2 x i64> %r
 272 }
 273
 274 define <4 x i32> @lshr_op1_constant(ptr %p) nounwind {
 275 ; SSE-LABEL: lshr_op1_constant:
 276 ; SSE:       # %bb.0:
 277 ; SSE-NEXT:    movl (%rdi), %eax
 278 ; SSE-NEXT:    shrl $17, %eax
 279 ; SSE-NEXT:    movd %eax, %xmm0
 280 ; SSE-NEXT:    retq
 281 ;
 282 ; AVX-LABEL: lshr_op1_constant:
 283 ; AVX:       # %bb.0:
 284 ; AVX-NEXT:    movl (%rdi), %eax
 285 ; AVX-NEXT:    shrl $17, %eax
 286 ; AVX-NEXT:    vmovd %eax, %xmm0
 287 ; AVX-NEXT:    retq
 288   %x = load i32, ptr %p
 289   %b = lshr i32 %x, 17
 290   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 291   ret <4 x i32> %r
 292 }
 293
 294 define <8 x i16> @ashr_op0_constant(ptr %p) nounwind {
 295 ; SSE-LABEL: ashr_op0_constant:
 296 ; SSE:       # %bb.0:
 297 ; SSE-NEXT:    movzbl (%rdi), %ecx
 298 ; SSE-NEXT:    movl $-42, %eax
 299 ; SSE-NEXT:    sarl %cl, %eax
 300 ; SSE-NEXT:    movd %eax, %xmm0
 301 ; SSE-NEXT:    retq
 302 ;
 303 ; AVX-LABEL: ashr_op0_constant:
 304 ; AVX:       # %bb.0:
 305 ; AVX-NEXT:    movzbl (%rdi), %ecx
 306 ; AVX-NEXT:    movl $-42, %eax
 307 ; AVX-NEXT:    sarl %cl, %eax
 308 ; AVX-NEXT:    vmovd %eax, %xmm0
 309 ; AVX-NEXT:    retq
 310   %x = load i16, ptr %p
 311   %b = ashr i16 -42, %x
 312   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 313   ret <8 x i16> %r
 314 }
 315
 316 define <8 x i16> @ashr_op1_constant(ptr %p) nounwind {
 317 ; SSE-LABEL: ashr_op1_constant:
 318 ; SSE:       # %bb.0:
 319 ; SSE-NEXT:    movswl (%rdi), %eax
 320 ; SSE-NEXT:    sarl $7, %eax
 321 ; SSE-NEXT:    movd %eax, %xmm0
 322 ; SSE-NEXT:    retq
 323 ;
 324 ; AVX-LABEL: ashr_op1_constant:
 325 ; AVX:       # %bb.0:
 326 ; AVX-NEXT:    movswl (%rdi), %eax
 327 ; AVX-NEXT:    sarl $7, %eax
 328 ; AVX-NEXT:    vmovd %eax, %xmm0
 329 ; AVX-NEXT:    retq
 330   %x = load i16, ptr %p
 331   %b = ashr i16 %x, 7
 332   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 333   ret <8 x i16> %r
 334 }
 335
 336 define <4 x i32> @sdiv_op0_constant(ptr %p) nounwind {
 337 ; SSE-LABEL: sdiv_op0_constant:
 338 ; SSE:       # %bb.0:
 339 ; SSE-NEXT:    movl $42, %eax
 340 ; SSE-NEXT:    xorl %edx, %edx
 341 ; SSE-NEXT:    idivl (%rdi)
 342 ; SSE-NEXT:    movd %eax, %xmm0
 343 ; SSE-NEXT:    retq
 344 ;
 345 ; AVX-LABEL: sdiv_op0_constant:
 346 ; AVX:       # %bb.0:
 347 ; AVX-NEXT:    movl $42, %eax
 348 ; AVX-NEXT:    xorl %edx, %edx
 349 ; AVX-NEXT:    idivl (%rdi)
 350 ; AVX-NEXT:    vmovd %eax, %xmm0
 351 ; AVX-NEXT:    retq
 352   %x = load i32, ptr %p
 353   %b = sdiv i32 42, %x
 354   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 355   ret <4 x i32> %r
 356 }
 357
 358 define <8 x i16> @sdiv_op1_constant(ptr %p) nounwind {
 359 ; SSE-LABEL: sdiv_op1_constant:
 360 ; SSE:       # %bb.0:
 361 ; SSE-NEXT:    movswl (%rdi), %eax
 362 ; SSE-NEXT:    imull $-15603, %eax, %ecx # imm = 0xC30D
 363 ; SSE-NEXT:    shrl $16, %ecx
 364 ; SSE-NEXT:    addl %eax, %ecx
 365 ; SSE-NEXT:    movzwl %cx, %eax
 366 ; SSE-NEXT:    movswl %ax, %ecx
 367 ; SSE-NEXT:    shrl $15, %eax
 368 ; SSE-NEXT:    sarl $5, %ecx
 369 ; SSE-NEXT:    addl %eax, %ecx
 370 ; SSE-NEXT:    movd %ecx, %xmm0
 371 ; SSE-NEXT:    retq
 372 ;
 373 ; AVX-LABEL: sdiv_op1_constant:
 374 ; AVX:       # %bb.0:
 375 ; AVX-NEXT:    movswl (%rdi), %eax
 376 ; AVX-NEXT:    imull $-15603, %eax, %ecx # imm = 0xC30D
 377 ; AVX-NEXT:    shrl $16, %ecx
 378 ; AVX-NEXT:    addl %eax, %ecx
 379 ; AVX-NEXT:    movzwl %cx, %eax
 380 ; AVX-NEXT:    movswl %ax, %ecx
 381 ; AVX-NEXT:    shrl $15, %eax
 382 ; AVX-NEXT:    sarl $5, %ecx
 383 ; AVX-NEXT:    addl %eax, %ecx
 384 ; AVX-NEXT:    vmovd %ecx, %xmm0
 385 ; AVX-NEXT:    retq
 386   %x = load i16, ptr %p
 387   %b = sdiv i16 %x, 42
 388   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 389   ret <8 x i16> %r
 390 }
 391
 392 define <8 x i16> @srem_op0_constant(ptr %p) nounwind {
 393 ; SSE-LABEL: srem_op0_constant:
 394 ; SSE:       # %bb.0:
 395 ; SSE-NEXT:    movw $42, %ax
 396 ; SSE-NEXT:    xorl %edx, %edx
 397 ; SSE-NEXT:    idivw (%rdi)
 398 ; SSE-NEXT:    # kill: def $dx killed $dx def $edx
 399 ; SSE-NEXT:    movd %edx, %xmm0
 400 ; SSE-NEXT:    retq
 401 ;
 402 ; AVX-LABEL: srem_op0_constant:
 403 ; AVX:       # %bb.0:
 404 ; AVX-NEXT:    movw $42, %ax
 405 ; AVX-NEXT:    xorl %edx, %edx
 406 ; AVX-NEXT:    idivw (%rdi)
 407 ; AVX-NEXT:    # kill: def $dx killed $dx def $edx
 408 ; AVX-NEXT:    vmovd %edx, %xmm0
 409 ; AVX-NEXT:    retq
 410   %x = load i16, ptr %p
 411   %b = srem i16 42, %x
 412   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 413   ret <8 x i16> %r
 414 }
 415
 416 define <4 x i32> @srem_op1_constant(ptr %p) nounwind {
 417 ; SSE-LABEL: srem_op1_constant:
 418 ; SSE:       # %bb.0:
 419 ; SSE-NEXT:    movslq (%rdi), %rax
 420 ; SSE-NEXT:    imulq $818089009, %rax, %rcx # imm = 0x30C30C31
 421 ; SSE-NEXT:    movq %rcx, %rdx
 422 ; SSE-NEXT:    shrq $63, %rdx
 423 ; SSE-NEXT:    sarq $35, %rcx
 424 ; SSE-NEXT:    addl %edx, %ecx
 425 ; SSE-NEXT:    imull $42, %ecx, %ecx
 426 ; SSE-NEXT:    subl %ecx, %eax
 427 ; SSE-NEXT:    movd %eax, %xmm0
 428 ; SSE-NEXT:    retq
 429 ;
 430 ; AVX-LABEL: srem_op1_constant:
 431 ; AVX:       # %bb.0:
 432 ; AVX-NEXT:    movslq (%rdi), %rax
 433 ; AVX-NEXT:    imulq $818089009, %rax, %rcx # imm = 0x30C30C31
 434 ; AVX-NEXT:    movq %rcx, %rdx
 435 ; AVX-NEXT:    shrq $63, %rdx
 436 ; AVX-NEXT:    sarq $35, %rcx
 437 ; AVX-NEXT:    addl %edx, %ecx
 438 ; AVX-NEXT:    imull $42, %ecx, %ecx
 439 ; AVX-NEXT:    subl %ecx, %eax
 440 ; AVX-NEXT:    vmovd %eax, %xmm0
 441 ; AVX-NEXT:    retq
 442   %x = load i32, ptr %p
 443   %b = srem i32 %x, 42
 444   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 445   ret <4 x i32> %r
 446 }
 447
 448 define <4 x i32> @udiv_op0_constant(ptr %p) nounwind {
 449 ; SSE-LABEL: udiv_op0_constant:
 450 ; SSE:       # %bb.0:
 451 ; SSE-NEXT:    movl $42, %eax
 452 ; SSE-NEXT:    xorl %edx, %edx
 453 ; SSE-NEXT:    divl (%rdi)
 454 ; SSE-NEXT:    movd %eax, %xmm0
 455 ; SSE-NEXT:    retq
 456 ;
 457 ; AVX-LABEL: udiv_op0_constant:
 458 ; AVX:       # %bb.0:
 459 ; AVX-NEXT:    movl $42, %eax
 460 ; AVX-NEXT:    xorl %edx, %edx
 461 ; AVX-NEXT:    divl (%rdi)
 462 ; AVX-NEXT:    vmovd %eax, %xmm0
 463 ; AVX-NEXT:    retq
 464   %x = load i32, ptr %p
 465   %b = udiv i32 42, %x
 466   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 467   ret <4 x i32> %r
 468 }
 469
 470 define <2 x i64> @udiv_op1_constant(ptr %p) nounwind {
 471 ; SSE-LABEL: udiv_op1_constant:
 472 ; SSE:       # %bb.0:
 473 ; SSE-NEXT:    movq (%rdi), %rax
 474 ; SSE-NEXT:    shrq %rax
 475 ; SSE-NEXT:    movabsq $-4392081922311798003, %rcx # imm = 0xC30C30C30C30C30D
 476 ; SSE-NEXT:    mulq %rcx
 477 ; SSE-NEXT:    shrq $4, %rdx
 478 ; SSE-NEXT:    movq %rdx, %xmm0
 479 ; SSE-NEXT:    retq
 480 ;
 481 ; AVX-LABEL: udiv_op1_constant:
 482 ; AVX:       # %bb.0:
 483 ; AVX-NEXT:    movq (%rdi), %rax
 484 ; AVX-NEXT:    shrq %rax
 485 ; AVX-NEXT:    movabsq $-4392081922311798003, %rcx # imm = 0xC30C30C30C30C30D
 486 ; AVX-NEXT:    mulq %rcx
 487 ; AVX-NEXT:    shrq $4, %rdx
 488 ; AVX-NEXT:    vmovq %rdx, %xmm0
 489 ; AVX-NEXT:    retq
 490   %x = load i64, ptr %p
 491   %b = udiv i64 %x, 42
 492   %r = insertelement <2 x i64> undef, i64 %b, i32 0
 493   ret <2 x i64> %r
 494 }
 495
 496 define <2 x i64> @urem_op0_constant(ptr %p) nounwind {
 497 ; SSE-LABEL: urem_op0_constant:
 498 ; SSE:       # %bb.0:
 499 ; SSE-NEXT:    movl $42, %eax
 500 ; SSE-NEXT:    xorl %edx, %edx
 501 ; SSE-NEXT:    divq (%rdi)
 502 ; SSE-NEXT:    movq %rdx, %xmm0
 503 ; SSE-NEXT:    retq
 504 ;
 505 ; AVX-LABEL: urem_op0_constant:
 506 ; AVX:       # %bb.0:
 507 ; AVX-NEXT:    movl $42, %eax
 508 ; AVX-NEXT:    xorl %edx, %edx
 509 ; AVX-NEXT:    divq (%rdi)
 510 ; AVX-NEXT:    vmovq %rdx, %xmm0
 511 ; AVX-NEXT:    retq
 512   %x = load i64, ptr %p
 513   %b = urem i64 42, %x
 514   %r = insertelement <2 x i64> undef, i64 %b, i32 0
 515   ret <2 x i64> %r
 516 }
 517
 518 define <16 x i8> @urem_op1_constant(ptr %p) nounwind {
 519 ; SSE-LABEL: urem_op1_constant:
 520 ; SSE:       # %bb.0:
 521 ; SSE-NEXT:    movzbl (%rdi), %eax
 522 ; SSE-NEXT:    movl %eax, %ecx
 523 ; SSE-NEXT:    shrb %cl
 524 ; SSE-NEXT:    movzbl %cl, %ecx
 525 ; SSE-NEXT:    imull $49, %ecx, %ecx
 526 ; SSE-NEXT:    shrl $10, %ecx
 527 ; SSE-NEXT:    imull $42, %ecx, %ecx
 528 ; SSE-NEXT:    subb %cl, %al
 529 ; SSE-NEXT:    movzbl %al, %eax
 530 ; SSE-NEXT:    movd %eax, %xmm0
 531 ; SSE-NEXT:    retq
 532 ;
 533 ; AVX-LABEL: urem_op1_constant:
 534 ; AVX:       # %bb.0:
 535 ; AVX-NEXT:    movzbl (%rdi), %eax
 536 ; AVX-NEXT:    movl %eax, %ecx
 537 ; AVX-NEXT:    shrb %cl
 538 ; AVX-NEXT:    movzbl %cl, %ecx
 539 ; AVX-NEXT:    imull $49, %ecx, %ecx
 540 ; AVX-NEXT:    shrl $10, %ecx
 541 ; AVX-NEXT:    imull $42, %ecx, %ecx
 542 ; AVX-NEXT:    subb %cl, %al
 543 ; AVX-NEXT:    vmovd %eax, %xmm0
 544 ; AVX-NEXT:    retq
 545   %x = load i8, ptr %p
 546   %b = urem i8 %x, 42
 547   %r = insertelement <16 x i8> undef, i8 %b, i32 0
 548   ret <16 x i8> %r
 549 }
 550
 551 define <4 x float> @fadd_op1_constant(ptr %p) nounwind {
 552 ; SSE-LABEL: fadd_op1_constant:
 553 ; SSE:       # %bb.0:
 554 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 555 ; SSE-NEXT:    addss {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
 556 ; SSE-NEXT:    retq
 557 ;
 558 ; AVX-LABEL: fadd_op1_constant:
 559 ; AVX:       # %bb.0:
 560 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 561 ; AVX-NEXT:    vaddss {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 562 ; AVX-NEXT:    retq
 563   %x = load float, ptr %p
 564   %b = fadd float %x, 42.0
 565   %r = insertelement <4 x float> undef, float %b, i32 0
 566   ret <4 x float> %r
 567 }
 568
 569 define <2 x double> @fsub_op1_constant(ptr %p) nounwind {
 570 ; SSE-LABEL: fsub_op1_constant:
 571 ; SSE:       # %bb.0:
 572 ; SSE-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
 573 ; SSE-NEXT:    addsd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
 574 ; SSE-NEXT:    retq
 575 ;
 576 ; AVX-LABEL: fsub_op1_constant:
 577 ; AVX:       # %bb.0:
 578 ; AVX-NEXT:    vmovsd {{.*#+}} xmm0 = mem[0],zero
 579 ; AVX-NEXT:    vaddsd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 580 ; AVX-NEXT:    retq
 581   %x = load double, ptr %p
 582   %b = fsub double %x, 42.0
 583   %r = insertelement <2 x double> undef, double %b, i32 0
 584   ret <2 x double> %r
 585 }
 586
 587 define <4 x float> @fsub_op0_constant(ptr %p) nounwind {
 588 ; SSE-LABEL: fsub_op0_constant:
 589 ; SSE:       # %bb.0:
 590 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 591 ; SSE-NEXT:    subss (%rdi), %xmm0
 592 ; SSE-NEXT:    retq
 593 ;
 594 ; AVX-LABEL: fsub_op0_constant:
 595 ; AVX:       # %bb.0:
 596 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 597 ; AVX-NEXT:    vsubss (%rdi), %xmm0, %xmm0
 598 ; AVX-NEXT:    retq
 599   %x = load float, ptr %p
 600   %b = fsub float 42.0, %x
 601   %r = insertelement <4 x float> undef, float %b, i32 0
 602   ret <4 x float> %r
 603 }
 604
 605 define <4 x float> @fmul_op1_constant(ptr %p) nounwind {
 606 ; SSE-LABEL: fmul_op1_constant:
 607 ; SSE:       # %bb.0:
 608 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 609 ; SSE-NEXT:    mulss {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
 610 ; SSE-NEXT:    retq
 611 ;
 612 ; AVX-LABEL: fmul_op1_constant:
 613 ; AVX:       # %bb.0:
 614 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 615 ; AVX-NEXT:    vmulss {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 616 ; AVX-NEXT:    retq
 617   %x = load float, ptr %p
 618   %b = fmul float %x, 42.0
 619   %r = insertelement <4 x float> undef, float %b, i32 0
 620   ret <4 x float> %r
 621 }
 622
 623 define <2 x double> @fdiv_op1_constant(ptr %p) nounwind {
 624 ; SSE-LABEL: fdiv_op1_constant:
 625 ; SSE:       # %bb.0:
 626 ; SSE-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
 627 ; SSE-NEXT:    divsd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
 628 ; SSE-NEXT:    retq
 629 ;
 630 ; AVX-LABEL: fdiv_op1_constant:
 631 ; AVX:       # %bb.0:
 632 ; AVX-NEXT:    vmovsd {{.*#+}} xmm0 = mem[0],zero
 633 ; AVX-NEXT:    vdivsd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 634 ; AVX-NEXT:    retq
 635   %x = load double, ptr %p
 636   %b = fdiv double %x, 42.0
 637   %r = insertelement <2 x double> undef, double %b, i32 0
 638   ret <2 x double> %r
 639 }
 640
 641 define <4 x float> @fdiv_op0_constant(ptr %p) nounwind {
 642 ; SSE-LABEL: fdiv_op0_constant:
 643 ; SSE:       # %bb.0:
 644 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 645 ; SSE-NEXT:    divss (%rdi), %xmm0
 646 ; SSE-NEXT:    retq
 647 ;
 648 ; AVX-LABEL: fdiv_op0_constant:
 649 ; AVX:       # %bb.0:
 650 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 651 ; AVX-NEXT:    vdivss (%rdi), %xmm0, %xmm0
 652 ; AVX-NEXT:    retq
 653   %x = load float, ptr %p
 654   %b = fdiv float 42.0, %x
 655   %r = insertelement <4 x float> undef, float %b, i32 0
 656   ret <4 x float> %r
 657 }
 658
 659 define <4 x float> @frem_op1_constant(ptr %p) nounwind {
 660 ; SSE-LABEL: frem_op1_constant:
 661 ; SSE:       # %bb.0:
 662 ; SSE-NEXT:    pushq %rax
 663 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 664 ; SSE-NEXT:    movss {{.*#+}} xmm1 = mem[0],zero,zero,zero
 665 ; SSE-NEXT:    callq fmodf@PLT
 666 ; SSE-NEXT:    popq %rax
 667 ; SSE-NEXT:    retq
 668 ;
 669 ; AVX-LABEL: frem_op1_constant:
 670 ; AVX:       # %bb.0:
 671 ; AVX-NEXT:    pushq %rax
 672 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 673 ; AVX-NEXT:    vmovss {{.*#+}} xmm1 = mem[0],zero,zero,zero
 674 ; AVX-NEXT:    callq fmodf@PLT
 675 ; AVX-NEXT:    popq %rax
 676 ; AVX-NEXT:    retq
 677   %x = load float, ptr %p
 678   %b = frem float %x, 42.0
 679   %r = insertelement <4 x float> undef, float %b, i32 0
 680   ret <4 x float> %r
 681 }
 682
 683 define <2 x double> @frem_op0_constant(ptr %p) nounwind {
 684 ; SSE-LABEL: frem_op0_constant:
 685 ; SSE:       # %bb.0:
 686 ; SSE-NEXT:    pushq %rax
 687 ; SSE-NEXT:    movsd {{.*#+}} xmm1 = mem[0],zero
 688 ; SSE-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
 689 ; SSE-NEXT:    callq fmod@PLT
 690 ; SSE-NEXT:    popq %rax
 691 ; SSE-NEXT:    retq
 692 ;
 693 ; AVX-LABEL: frem_op0_constant:
 694 ; AVX:       # %bb.0:
 695 ; AVX-NEXT:    pushq %rax
 696 ; AVX-NEXT:    vmovsd {{.*#+}} xmm1 = mem[0],zero
 697 ; AVX-NEXT:    vmovsd {{.*#+}} xmm0 = mem[0],zero
 698 ; AVX-NEXT:    callq fmod@PLT
 699 ; AVX-NEXT:    popq %rax
 700 ; AVX-NEXT:    retq
 701   %x = load double, ptr %p
 702   %b = frem double 42.0, %x
 703   %r = insertelement <2 x double> undef, double %b, i32 0
 704   ret <2 x double> %r
 705 }
 706
 707 ; Try again with 256-bit types.
 708
 709 define <8 x i32> @add_op1_constant_v8i32(ptr %p) nounwind {
 710 ; SSE-LABEL: add_op1_constant_v8i32:
 711 ; SSE:       # %bb.0:
 712 ; SSE-NEXT:    movl (%rdi), %eax
 713 ; SSE-NEXT:    addl $42, %eax
 714 ; SSE-NEXT:    movd %eax, %xmm0
 715 ; SSE-NEXT:    retq
 716 ;
 717 ; AVX-LABEL: add_op1_constant_v8i32:
 718 ; AVX:       # %bb.0:
 719 ; AVX-NEXT:    movl (%rdi), %eax
 720 ; AVX-NEXT:    addl $42, %eax
 721 ; AVX-NEXT:    vmovd %eax, %xmm0
 722 ; AVX-NEXT:    retq
 723   %x = load i32, ptr %p
 724   %b = add i32 %x, 42
 725   %r = insertelement <8 x i32> undef, i32 %b, i32 0
 726   ret <8 x i32> %r
 727 }
 728
 729 define <4 x i64> @sub_op0_constant_v4i64(ptr %p) nounwind {
 730 ; SSE-LABEL: sub_op0_constant_v4i64:
 731 ; SSE:       # %bb.0:
 732 ; SSE-NEXT:    movl $42, %eax
 733 ; SSE-NEXT:    subq (%rdi), %rax
 734 ; SSE-NEXT:    movq %rax, %xmm0
 735 ; SSE-NEXT:    retq
 736 ;
 737 ; AVX-LABEL: sub_op0_constant_v4i64:
 738 ; AVX:       # %bb.0:
 739 ; AVX-NEXT:    movl $42, %eax
 740 ; AVX-NEXT:    subq (%rdi), %rax
 741 ; AVX-NEXT:    vmovq %rax, %xmm0
 742 ; AVX-NEXT:    retq
 743   %x = load i64, ptr %p
 744   %b = sub i64 42, %x
 745   %r = insertelement <4 x i64> undef, i64 %b, i32 0
 746   ret <4 x i64> %r
 747 }
 748
 749 define <8 x i32> @mul_op1_constant_v8i32(ptr %p) nounwind {
 750 ; SSE-LABEL: mul_op1_constant_v8i32:
 751 ; SSE:       # %bb.0:
 752 ; SSE-NEXT:    imull $42, (%rdi), %eax
 753 ; SSE-NEXT:    movd %eax, %xmm0
 754 ; SSE-NEXT:    retq
 755 ;
 756 ; AVX-LABEL: mul_op1_constant_v8i32:
 757 ; AVX:       # %bb.0:
 758 ; AVX-NEXT:    imull $42, (%rdi), %eax
 759 ; AVX-NEXT:    vmovd %eax, %xmm0
 760 ; AVX-NEXT:    retq
 761   %x = load i32, ptr %p
 762   %b = mul i32 %x, 42
 763   %r = insertelement <8 x i32> undef, i32 %b, i32 0
 764   ret <8 x i32> %r
 765 }
 766
 767 define <4 x i64> @or_op1_constant_v4i64(ptr %p) nounwind {
 768 ; SSE-LABEL: or_op1_constant_v4i64:
 769 ; SSE:       # %bb.0:
 770 ; SSE-NEXT:    movq (%rdi), %rax
 771 ; SSE-NEXT:    orq $42, %rax
 772 ; SSE-NEXT:    movq %rax, %xmm0
 773 ; SSE-NEXT:    retq
 774 ;
 775 ; AVX-LABEL: or_op1_constant_v4i64:
 776 ; AVX:       # %bb.0:
 777 ; AVX-NEXT:    movq (%rdi), %rax
 778 ; AVX-NEXT:    orq $42, %rax
 779 ; AVX-NEXT:    vmovq %rax, %xmm0
 780 ; AVX-NEXT:    retq
 781   %x = load i64, ptr %p
 782   %b = or i64 %x, 42
 783   %r = insertelement <4 x i64> undef, i64 %b, i32 0
 784   ret <4 x i64> %r
 785 }
 786
 787 ; Try again with 512-bit types.
 788
 789 define <16 x i32> @add_op1_constant_v16i32(ptr %p) nounwind {
 790 ; SSE-LABEL: add_op1_constant_v16i32:
 791 ; SSE:       # %bb.0:
 792 ; SSE-NEXT:    movl (%rdi), %eax
 793 ; SSE-NEXT:    addl $42, %eax
 794 ; SSE-NEXT:    movd %eax, %xmm0
 795 ; SSE-NEXT:    retq
 796 ;
 797 ; AVX-LABEL: add_op1_constant_v16i32:
 798 ; AVX:       # %bb.0:
 799 ; AVX-NEXT:    movl (%rdi), %eax
 800 ; AVX-NEXT:    addl $42, %eax
 801 ; AVX-NEXT:    vmovd %eax, %xmm0
 802 ; AVX-NEXT:    retq
 803   %x = load i32, ptr %p
 804   %b = add i32 %x, 42
 805   %r = insertelement <16 x i32> undef, i32 %b, i32 0
 806   ret <16 x i32> %r
 807 }
 808
 809 define <8 x i64> @sub_op0_constant_v8i64(ptr %p) nounwind {
 810 ; SSE-LABEL: sub_op0_constant_v8i64:
 811 ; SSE:       # %bb.0:
 812 ; SSE-NEXT:    movl $42, %eax
 813 ; SSE-NEXT:    subq (%rdi), %rax
 814 ; SSE-NEXT:    movq %rax, %xmm0
 815 ; SSE-NEXT:    retq
 816 ;
 817 ; AVX-LABEL: sub_op0_constant_v8i64:
 818 ; AVX:       # %bb.0:
 819 ; AVX-NEXT:    movl $42, %eax
 820 ; AVX-NEXT:    subq (%rdi), %rax
 821 ; AVX-NEXT:    vmovq %rax, %xmm0
 822 ; AVX-NEXT:    retq
 823   %x = load i64, ptr %p
 824   %b = sub i64 42, %x
 825   %r = insertelement <8 x i64> undef, i64 %b, i32 0
 826   ret <8 x i64> %r
 827 }
 828
 829 define <16 x i32> @mul_op1_constant_v16i32(ptr %p) nounwind {
 830 ; SSE-LABEL: mul_op1_constant_v16i32:
 831 ; SSE:       # %bb.0:
 832 ; SSE-NEXT:    imull $42, (%rdi), %eax
 833 ; SSE-NEXT:    movd %eax, %xmm0
 834 ; SSE-NEXT:    retq
 835 ;
 836 ; AVX-LABEL: mul_op1_constant_v16i32:
 837 ; AVX:       # %bb.0:
 838 ; AVX-NEXT:    imull $42, (%rdi), %eax
 839 ; AVX-NEXT:    vmovd %eax, %xmm0
 840 ; AVX-NEXT:    retq
 841   %x = load i32, ptr %p
 842   %b = mul i32 %x, 42
 843   %r = insertelement <16 x i32> undef, i32 %b, i32 0
 844   ret <16 x i32> %r
 845 }
 846
 847 define <8 x i64> @or_op1_constant_v8i64(ptr %p) nounwind {
 848 ; SSE-LABEL: or_op1_constant_v8i64:
 849 ; SSE:       # %bb.0:
 850 ; SSE-NEXT:    movq (%rdi), %rax
 851 ; SSE-NEXT:    orq $42, %rax
 852 ; SSE-NEXT:    movq %rax, %xmm0
 853 ; SSE-NEXT:    retq
 854 ;
 855 ; AVX-LABEL: or_op1_constant_v8i64:
 856 ; AVX:       # %bb.0:
 857 ; AVX-NEXT:    movq (%rdi), %rax
 858 ; AVX-NEXT:    orq $42, %rax
 859 ; AVX-NEXT:    vmovq %rax, %xmm0
 860 ; AVX-NEXT:    retq
 861   %x = load i64, ptr %p
 862   %b = or i64 %x, 42
 863   %r = insertelement <8 x i64> undef, i64 %b, i32 0
 864   ret <8 x i64> %r
 865 }
 866