llvm/test/CodeGen/AArch64/sve2p1-intrinsics-bfmls.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2p1 -mattr=+b16b16 -verify-machineinstrs < %s | FileCheck %s
   3
   4 define <vscale x 8 x bfloat> @bfmls_m(<vscale x 8 x i1> %pg, <vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c){
   5 ; CHECK-LABEL: bfmls_m:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    bfmls z0.h, p0/m, z1.h, z2.h
   8 ; CHECK-NEXT:    ret
   9   %res = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmls.nxv8bf16(<vscale x 8 x i1> %pg, <vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c)
  10   ret <vscale x 8 x bfloat> %res
  11 }
  12
  13 define <vscale x 8 x bfloat> @bfmls_x(<vscale x 8 x i1> %pg, <vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c){
  14 ; CHECK-LABEL: bfmls_x:
  15 ; CHECK:       // %bb.0:
  16 ; CHECK-NEXT:    bfmls z0.h, p0/m, z1.h, z2.h
  17 ; CHECK-NEXT:    ret
  18   %res = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmls.u.nxv8bf16(<vscale x 8 x i1> %pg, <vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c)
  19   ret <vscale x 8 x bfloat> %res
  20 }
  21
  22
  23 define <vscale x 8 x bfloat> @bfmls_z(<vscale x 8 x i1> %pg, <vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c){
  24 ; CHECK-LABEL: bfmls_z:
  25 ; CHECK:       // %bb.0:
  26 ; CHECK-NEXT:    mov z3.h, #0 // =0x0
  27 ; CHECK-NEXT:    sel z0.h, p0, z0.h, z3.h
  28 ; CHECK-NEXT:    bfmls z0.h, p0/m, z1.h, z2.h
  29 ; CHECK-NEXT:    ret
  30   %a_z = select <vscale x 8 x i1> %pg, <vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> zeroinitializer
  31   %res = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmls.nxv8bf16(<vscale x 8 x i1> %pg, <vscale x 8 x bfloat> %a_z, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c)
  32   ret <vscale x 8 x bfloat> %res
  33 }
  34
  35 declare <vscale x 8 x bfloat> @llvm.aarch64.sve.fmls.nxv8bf16(<vscale x 8 x i1>, <vscale x 8 x bfloat>, <vscale x 8 x bfloat>, <vscale x 8 x bfloat>)
  36 declare <vscale x 8 x bfloat> @llvm.aarch64.sve.fmls.u.nxv8bf16(<vscale x 8 x i1>, <vscale x 8 x bfloat>, <vscale x 8 x bfloat>, <vscale x 8 x bfloat>)