llvm/test/CodeGen/AArch64/usub_sat_vec.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64-- | FileCheck %s --check-prefixes=CHECK,CHECK-SD
   3 ; RUN: llc < %s -mtriple=aarch64-- -global-isel -global-isel-abort=2 2>&1 | FileCheck %s --check-prefixes=CHECK,CHECK-GI
   4
   5 ; CHECK-GI:       warning: Instruction selection used fallback path for v2i8
   6 ; CHECK-GI-NEXT:  warning: Instruction selection used fallback path for v16i4
   7 ; CHECK-GI-NEXT:  warning: Instruction selection used fallback path for v16i1
   8 ; CHECK-GI-NEXT:  warning: Instruction selection used fallback path for v2i128
   9
  10 declare <1 x i8> @llvm.usub.sat.v1i8(<1 x i8>, <1 x i8>)
  11 declare <2 x i8> @llvm.usub.sat.v2i8(<2 x i8>, <2 x i8>)
  12 declare <4 x i8> @llvm.usub.sat.v4i8(<4 x i8>, <4 x i8>)
  13 declare <8 x i8> @llvm.usub.sat.v8i8(<8 x i8>, <8 x i8>)
  14 declare <12 x i8> @llvm.usub.sat.v12i8(<12 x i8>, <12 x i8>)
  15 declare <16 x i8> @llvm.usub.sat.v16i8(<16 x i8>, <16 x i8>)
  16 declare <32 x i8> @llvm.usub.sat.v32i8(<32 x i8>, <32 x i8>)
  17 declare <64 x i8> @llvm.usub.sat.v64i8(<64 x i8>, <64 x i8>)
  18
  19 declare <1 x i16> @llvm.usub.sat.v1i16(<1 x i16>, <1 x i16>)
  20 declare <2 x i16> @llvm.usub.sat.v2i16(<2 x i16>, <2 x i16>)
  21 declare <4 x i16> @llvm.usub.sat.v4i16(<4 x i16>, <4 x i16>)
  22 declare <8 x i16> @llvm.usub.sat.v8i16(<8 x i16>, <8 x i16>)
  23 declare <12 x i16> @llvm.usub.sat.v12i16(<12 x i16>, <12 x i16>)
  24 declare <16 x i16> @llvm.usub.sat.v16i16(<16 x i16>, <16 x i16>)
  25 declare <32 x i16> @llvm.usub.sat.v32i16(<32 x i16>, <32 x i16>)
  26
  27 declare <16 x i1> @llvm.usub.sat.v16i1(<16 x i1>, <16 x i1>)
  28 declare <16 x i4> @llvm.usub.sat.v16i4(<16 x i4>, <16 x i4>)
  29
  30 declare <2 x i32> @llvm.usub.sat.v2i32(<2 x i32>, <2 x i32>)
  31 declare <4 x i32> @llvm.usub.sat.v4i32(<4 x i32>, <4 x i32>)
  32 declare <8 x i32> @llvm.usub.sat.v8i32(<8 x i32>, <8 x i32>)
  33 declare <16 x i32> @llvm.usub.sat.v16i32(<16 x i32>, <16 x i32>)
  34 declare <2 x i64> @llvm.usub.sat.v2i64(<2 x i64>, <2 x i64>)
  35 declare <4 x i64> @llvm.usub.sat.v4i64(<4 x i64>, <4 x i64>)
  36 declare <8 x i64> @llvm.usub.sat.v8i64(<8 x i64>, <8 x i64>)
  37
  38 declare <4 x i24> @llvm.usub.sat.v4i24(<4 x i24>, <4 x i24>)
  39 declare <2 x i128> @llvm.usub.sat.v2i128(<2 x i128>, <2 x i128>)
  40
  41
  42 define <16 x i8> @v16i8(<16 x i8> %x, <16 x i8> %y) nounwind {
  43 ; CHECK-LABEL: v16i8:
  44 ; CHECK:       // %bb.0:
  45 ; CHECK-NEXT:    uqsub v0.16b, v0.16b, v1.16b
  46 ; CHECK-NEXT:    ret
  47   %z = call <16 x i8> @llvm.usub.sat.v16i8(<16 x i8> %x, <16 x i8> %y)
  48   ret <16 x i8> %z
  49 }
  50
  51 define <32 x i8> @v32i8(<32 x i8> %x, <32 x i8> %y) nounwind {
  52 ; CHECK-SD-LABEL: v32i8:
  53 ; CHECK-SD:       // %bb.0:
  54 ; CHECK-SD-NEXT:    uqsub v1.16b, v1.16b, v3.16b
  55 ; CHECK-SD-NEXT:    uqsub v0.16b, v0.16b, v2.16b
  56 ; CHECK-SD-NEXT:    ret
  57 ;
  58 ; CHECK-GI-LABEL: v32i8:
  59 ; CHECK-GI:       // %bb.0:
  60 ; CHECK-GI-NEXT:    uqsub v0.16b, v0.16b, v2.16b
  61 ; CHECK-GI-NEXT:    uqsub v1.16b, v1.16b, v3.16b
  62 ; CHECK-GI-NEXT:    ret
  63   %z = call <32 x i8> @llvm.usub.sat.v32i8(<32 x i8> %x, <32 x i8> %y)
  64   ret <32 x i8> %z
  65 }
  66
  67 define <64 x i8> @v64i8(<64 x i8> %x, <64 x i8> %y) nounwind {
  68 ; CHECK-SD-LABEL: v64i8:
  69 ; CHECK-SD:       // %bb.0:
  70 ; CHECK-SD-NEXT:    uqsub v2.16b, v2.16b, v6.16b
  71 ; CHECK-SD-NEXT:    uqsub v0.16b, v0.16b, v4.16b
  72 ; CHECK-SD-NEXT:    uqsub v1.16b, v1.16b, v5.16b
  73 ; CHECK-SD-NEXT:    uqsub v3.16b, v3.16b, v7.16b
  74 ; CHECK-SD-NEXT:    ret
  75 ;
  76 ; CHECK-GI-LABEL: v64i8:
  77 ; CHECK-GI:       // %bb.0:
  78 ; CHECK-GI-NEXT:    uqsub v0.16b, v0.16b, v4.16b
  79 ; CHECK-GI-NEXT:    uqsub v1.16b, v1.16b, v5.16b
  80 ; CHECK-GI-NEXT:    uqsub v2.16b, v2.16b, v6.16b
  81 ; CHECK-GI-NEXT:    uqsub v3.16b, v3.16b, v7.16b
  82 ; CHECK-GI-NEXT:    ret
  83   %z = call <64 x i8> @llvm.usub.sat.v64i8(<64 x i8> %x, <64 x i8> %y)
  84   ret <64 x i8> %z
  85 }
  86
  87 define <8 x i16> @v8i16(<8 x i16> %x, <8 x i16> %y) nounwind {
  88 ; CHECK-LABEL: v8i16:
  89 ; CHECK:       // %bb.0:
  90 ; CHECK-NEXT:    uqsub v0.8h, v0.8h, v1.8h
  91 ; CHECK-NEXT:    ret
  92   %z = call <8 x i16> @llvm.usub.sat.v8i16(<8 x i16> %x, <8 x i16> %y)
  93   ret <8 x i16> %z
  94 }
  95
  96 define <16 x i16> @v16i16(<16 x i16> %x, <16 x i16> %y) nounwind {
  97 ; CHECK-SD-LABEL: v16i16:
  98 ; CHECK-SD:       // %bb.0:
  99 ; CHECK-SD-NEXT:    uqsub v1.8h, v1.8h, v3.8h
 100 ; CHECK-SD-NEXT:    uqsub v0.8h, v0.8h, v2.8h
 101 ; CHECK-SD-NEXT:    ret
 102 ;
 103 ; CHECK-GI-LABEL: v16i16:
 104 ; CHECK-GI:       // %bb.0:
 105 ; CHECK-GI-NEXT:    uqsub v0.8h, v0.8h, v2.8h
 106 ; CHECK-GI-NEXT:    uqsub v1.8h, v1.8h, v3.8h
 107 ; CHECK-GI-NEXT:    ret
 108   %z = call <16 x i16> @llvm.usub.sat.v16i16(<16 x i16> %x, <16 x i16> %y)
 109   ret <16 x i16> %z
 110 }
 111
 112 define <32 x i16> @v32i16(<32 x i16> %x, <32 x i16> %y) nounwind {
 113 ; CHECK-SD-LABEL: v32i16:
 114 ; CHECK-SD:       // %bb.0:
 115 ; CHECK-SD-NEXT:    uqsub v2.8h, v2.8h, v6.8h
 116 ; CHECK-SD-NEXT:    uqsub v0.8h, v0.8h, v4.8h
 117 ; CHECK-SD-NEXT:    uqsub v1.8h, v1.8h, v5.8h
 118 ; CHECK-SD-NEXT:    uqsub v3.8h, v3.8h, v7.8h
 119 ; CHECK-SD-NEXT:    ret
 120 ;
 121 ; CHECK-GI-LABEL: v32i16:
 122 ; CHECK-GI:       // %bb.0:
 123 ; CHECK-GI-NEXT:    uqsub v0.8h, v0.8h, v4.8h
 124 ; CHECK-GI-NEXT:    uqsub v1.8h, v1.8h, v5.8h
 125 ; CHECK-GI-NEXT:    uqsub v2.8h, v2.8h, v6.8h
 126 ; CHECK-GI-NEXT:    uqsub v3.8h, v3.8h, v7.8h
 127 ; CHECK-GI-NEXT:    ret
 128   %z = call <32 x i16> @llvm.usub.sat.v32i16(<32 x i16> %x, <32 x i16> %y)
 129   ret <32 x i16> %z
 130 }
 131
 132 define void @v8i8(ptr %px, ptr %py, ptr %pz) nounwind {
 133 ; CHECK-LABEL: v8i8:
 134 ; CHECK:       // %bb.0:
 135 ; CHECK-NEXT:    ldr d0, [x0]
 136 ; CHECK-NEXT:    ldr d1, [x1]
 137 ; CHECK-NEXT:    uqsub v0.8b, v0.8b, v1.8b
 138 ; CHECK-NEXT:    str d0, [x2]
 139 ; CHECK-NEXT:    ret
 140   %x = load <8 x i8>, ptr %px
 141   %y = load <8 x i8>, ptr %py
 142   %z = call <8 x i8> @llvm.usub.sat.v8i8(<8 x i8> %x, <8 x i8> %y)
 143   store <8 x i8> %z, ptr %pz
 144   ret void
 145 }
 146
 147 define void @v4i8(ptr %px, ptr %py, ptr %pz) nounwind {
 148 ; CHECK-SD-LABEL: v4i8:
 149 ; CHECK-SD:       // %bb.0:
 150 ; CHECK-SD-NEXT:    ldr s0, [x0]
 151 ; CHECK-SD-NEXT:    ldr s1, [x1]
 152 ; CHECK-SD-NEXT:    ushll v0.8h, v0.8b, #0
 153 ; CHECK-SD-NEXT:    ushll v1.8h, v1.8b, #0
 154 ; CHECK-SD-NEXT:    uqsub v0.4h, v0.4h, v1.4h
 155 ; CHECK-SD-NEXT:    uzp1 v0.8b, v0.8b, v0.8b
 156 ; CHECK-SD-NEXT:    str s0, [x2]
 157 ; CHECK-SD-NEXT:    ret
 158 ;
 159 ; CHECK-GI-LABEL: v4i8:
 160 ; CHECK-GI:       // %bb.0:
 161 ; CHECK-GI-NEXT:    ldr w8, [x0]
 162 ; CHECK-GI-NEXT:    ldr w9, [x1]
 163 ; CHECK-GI-NEXT:    fmov s0, w8
 164 ; CHECK-GI-NEXT:    fmov s1, w9
 165 ; CHECK-GI-NEXT:    mov b2, v0.b[1]
 166 ; CHECK-GI-NEXT:    mov b3, v1.b[1]
 167 ; CHECK-GI-NEXT:    mov b4, v0.b[2]
 168 ; CHECK-GI-NEXT:    mov b5, v0.b[3]
 169 ; CHECK-GI-NEXT:    mov b6, v1.b[3]
 170 ; CHECK-GI-NEXT:    mov v0.b[1], v2.b[0]
 171 ; CHECK-GI-NEXT:    mov b2, v1.b[2]
 172 ; CHECK-GI-NEXT:    mov v1.b[1], v3.b[0]
 173 ; CHECK-GI-NEXT:    mov v0.b[2], v4.b[0]
 174 ; CHECK-GI-NEXT:    mov v1.b[2], v2.b[0]
 175 ; CHECK-GI-NEXT:    mov v0.b[3], v5.b[0]
 176 ; CHECK-GI-NEXT:    mov v1.b[3], v6.b[0]
 177 ; CHECK-GI-NEXT:    uqsub v0.8b, v0.8b, v1.8b
 178 ; CHECK-GI-NEXT:    fmov w8, s0
 179 ; CHECK-GI-NEXT:    str w8, [x2]
 180 ; CHECK-GI-NEXT:    ret
 181   %x = load <4 x i8>, ptr %px
 182   %y = load <4 x i8>, ptr %py
 183   %z = call <4 x i8> @llvm.usub.sat.v4i8(<4 x i8> %x, <4 x i8> %y)
 184   store <4 x i8> %z, ptr %pz
 185   ret void
 186 }
 187
 188 define void @v2i8(ptr %px, ptr %py, ptr %pz) nounwind {
 189 ; CHECK-LABEL: v2i8:
 190 ; CHECK:       // %bb.0:
 191 ; CHECK-NEXT:    ldrb w8, [x0]
 192 ; CHECK-NEXT:    ldrb w9, [x1]
 193 ; CHECK-NEXT:    ldrb w10, [x0, #1]
 194 ; CHECK-NEXT:    ldrb w11, [x1, #1]
 195 ; CHECK-NEXT:    fmov s0, w8
 196 ; CHECK-NEXT:    fmov s1, w9
 197 ; CHECK-NEXT:    mov v0.s[1], w10
 198 ; CHECK-NEXT:    mov v1.s[1], w11
 199 ; CHECK-NEXT:    uqsub v0.2s, v0.2s, v1.2s
 200 ; CHECK-NEXT:    mov w8, v0.s[1]
 201 ; CHECK-NEXT:    fmov w9, s0
 202 ; CHECK-NEXT:    strb w9, [x2]
 203 ; CHECK-NEXT:    strb w8, [x2, #1]
 204 ; CHECK-NEXT:    ret
 205   %x = load <2 x i8>, ptr %px
 206   %y = load <2 x i8>, ptr %py
 207   %z = call <2 x i8> @llvm.usub.sat.v2i8(<2 x i8> %x, <2 x i8> %y)
 208   store <2 x i8> %z, ptr %pz
 209   ret void
 210 }
 211
 212 define void @v4i16(ptr %px, ptr %py, ptr %pz) nounwind {
 213 ; CHECK-LABEL: v4i16:
 214 ; CHECK:       // %bb.0:
 215 ; CHECK-NEXT:    ldr d0, [x0]
 216 ; CHECK-NEXT:    ldr d1, [x1]
 217 ; CHECK-NEXT:    uqsub v0.4h, v0.4h, v1.4h
 218 ; CHECK-NEXT:    str d0, [x2]
 219 ; CHECK-NEXT:    ret
 220   %x = load <4 x i16>, ptr %px
 221   %y = load <4 x i16>, ptr %py
 222   %z = call <4 x i16> @llvm.usub.sat.v4i16(<4 x i16> %x, <4 x i16> %y)
 223   store <4 x i16> %z, ptr %pz
 224   ret void
 225 }
 226
 227 define void @v2i16(ptr %px, ptr %py, ptr %pz) nounwind {
 228 ; CHECK-SD-LABEL: v2i16:
 229 ; CHECK-SD:       // %bb.0:
 230 ; CHECK-SD-NEXT:    ldrh w8, [x0]
 231 ; CHECK-SD-NEXT:    ldrh w9, [x1]
 232 ; CHECK-SD-NEXT:    ldrh w10, [x0, #2]
 233 ; CHECK-SD-NEXT:    ldrh w11, [x1, #2]
 234 ; CHECK-SD-NEXT:    fmov s0, w8
 235 ; CHECK-SD-NEXT:    fmov s1, w9
 236 ; CHECK-SD-NEXT:    mov v0.s[1], w10
 237 ; CHECK-SD-NEXT:    mov v1.s[1], w11
 238 ; CHECK-SD-NEXT:    uqsub v0.2s, v0.2s, v1.2s
 239 ; CHECK-SD-NEXT:    mov w8, v0.s[1]
 240 ; CHECK-SD-NEXT:    fmov w9, s0
 241 ; CHECK-SD-NEXT:    strh w9, [x2]
 242 ; CHECK-SD-NEXT:    strh w8, [x2, #2]
 243 ; CHECK-SD-NEXT:    ret
 244 ;
 245 ; CHECK-GI-LABEL: v2i16:
 246 ; CHECK-GI:       // %bb.0:
 247 ; CHECK-GI-NEXT:    ldr h0, [x0]
 248 ; CHECK-GI-NEXT:    ldr h1, [x0, #2]
 249 ; CHECK-GI-NEXT:    ldr h2, [x1]
 250 ; CHECK-GI-NEXT:    ldr h3, [x1, #2]
 251 ; CHECK-GI-NEXT:    mov v0.h[1], v1.h[0]
 252 ; CHECK-GI-NEXT:    mov v2.h[1], v3.h[0]
 253 ; CHECK-GI-NEXT:    uqsub v0.4h, v0.4h, v2.4h
 254 ; CHECK-GI-NEXT:    mov h1, v0.h[1]
 255 ; CHECK-GI-NEXT:    str h0, [x2]
 256 ; CHECK-GI-NEXT:    str h1, [x2, #2]
 257 ; CHECK-GI-NEXT:    ret
 258   %x = load <2 x i16>, ptr %px
 259   %y = load <2 x i16>, ptr %py
 260   %z = call <2 x i16> @llvm.usub.sat.v2i16(<2 x i16> %x, <2 x i16> %y)
 261   store <2 x i16> %z, ptr %pz
 262   ret void
 263 }
 264
 265 define <12 x i8> @v12i8(<12 x i8> %x, <12 x i8> %y) nounwind {
 266 ; CHECK-LABEL: v12i8:
 267 ; CHECK:       // %bb.0:
 268 ; CHECK-NEXT:    uqsub v0.16b, v0.16b, v1.16b
 269 ; CHECK-NEXT:    ret
 270   %z = call <12 x i8> @llvm.usub.sat.v12i8(<12 x i8> %x, <12 x i8> %y)
 271   ret <12 x i8> %z
 272 }
 273
 274 define void @v12i16(ptr %px, ptr %py, ptr %pz) nounwind {
 275 ; CHECK-SD-LABEL: v12i16:
 276 ; CHECK-SD:       // %bb.0:
 277 ; CHECK-SD-NEXT:    ldp q0, q3, [x1]
 278 ; CHECK-SD-NEXT:    ldp q1, q2, [x0]
 279 ; CHECK-SD-NEXT:    uqsub v0.8h, v1.8h, v0.8h
 280 ; CHECK-SD-NEXT:    uqsub v1.8h, v2.8h, v3.8h
 281 ; CHECK-SD-NEXT:    str q0, [x2]
 282 ; CHECK-SD-NEXT:    str d1, [x2, #16]
 283 ; CHECK-SD-NEXT:    ret
 284 ;
 285 ; CHECK-GI-LABEL: v12i16:
 286 ; CHECK-GI:       // %bb.0:
 287 ; CHECK-GI-NEXT:    ldr q0, [x0]
 288 ; CHECK-GI-NEXT:    ldr q1, [x1]
 289 ; CHECK-GI-NEXT:    ldr d2, [x0, #16]
 290 ; CHECK-GI-NEXT:    ldr d3, [x1, #16]
 291 ; CHECK-GI-NEXT:    uqsub v0.8h, v0.8h, v1.8h
 292 ; CHECK-GI-NEXT:    uqsub v1.4h, v2.4h, v3.4h
 293 ; CHECK-GI-NEXT:    str q0, [x2]
 294 ; CHECK-GI-NEXT:    str d1, [x2, #16]
 295 ; CHECK-GI-NEXT:    ret
 296   %x = load <12 x i16>, ptr %px
 297   %y = load <12 x i16>, ptr %py
 298   %z = call <12 x i16> @llvm.usub.sat.v12i16(<12 x i16> %x, <12 x i16> %y)
 299   store <12 x i16> %z, ptr %pz
 300   ret void
 301 }
 302
 303 define void @v1i8(ptr %px, ptr %py, ptr %pz) nounwind {
 304 ; CHECK-SD-LABEL: v1i8:
 305 ; CHECK-SD:       // %bb.0:
 306 ; CHECK-SD-NEXT:    ldr b0, [x0]
 307 ; CHECK-SD-NEXT:    ldr b1, [x1]
 308 ; CHECK-SD-NEXT:    uqsub v0.8b, v0.8b, v1.8b
 309 ; CHECK-SD-NEXT:    st1 { v0.b }[0], [x2]
 310 ; CHECK-SD-NEXT:    ret
 311 ;
 312 ; CHECK-GI-LABEL: v1i8:
 313 ; CHECK-GI:       // %bb.0:
 314 ; CHECK-GI-NEXT:    ldrb w8, [x0]
 315 ; CHECK-GI-NEXT:    ldrb w9, [x1]
 316 ; CHECK-GI-NEXT:    sub w8, w8, w9
 317 ; CHECK-GI-NEXT:    cmp w8, w8, uxtb
 318 ; CHECK-GI-NEXT:    csel w8, wzr, w8, ne
 319 ; CHECK-GI-NEXT:    strb w8, [x2]
 320 ; CHECK-GI-NEXT:    ret
 321   %x = load <1 x i8>, ptr %px
 322   %y = load <1 x i8>, ptr %py
 323   %z = call <1 x i8> @llvm.usub.sat.v1i8(<1 x i8> %x, <1 x i8> %y)
 324   store <1 x i8> %z, ptr %pz
 325   ret void
 326 }
 327
 328 define void @v1i16(ptr %px, ptr %py, ptr %pz) nounwind {
 329 ; CHECK-SD-LABEL: v1i16:
 330 ; CHECK-SD:       // %bb.0:
 331 ; CHECK-SD-NEXT:    ldr h0, [x0]
 332 ; CHECK-SD-NEXT:    ldr h1, [x1]
 333 ; CHECK-SD-NEXT:    uqsub v0.4h, v0.4h, v1.4h
 334 ; CHECK-SD-NEXT:    str h0, [x2]
 335 ; CHECK-SD-NEXT:    ret
 336 ;
 337 ; CHECK-GI-LABEL: v1i16:
 338 ; CHECK-GI:       // %bb.0:
 339 ; CHECK-GI-NEXT:    ldrh w8, [x0]
 340 ; CHECK-GI-NEXT:    ldrh w9, [x1]
 341 ; CHECK-GI-NEXT:    sub w8, w8, w9
 342 ; CHECK-GI-NEXT:    cmp w8, w8, uxth
 343 ; CHECK-GI-NEXT:    csel w8, wzr, w8, ne
 344 ; CHECK-GI-NEXT:    strh w8, [x2]
 345 ; CHECK-GI-NEXT:    ret
 346   %x = load <1 x i16>, ptr %px
 347   %y = load <1 x i16>, ptr %py
 348   %z = call <1 x i16> @llvm.usub.sat.v1i16(<1 x i16> %x, <1 x i16> %y)
 349   store <1 x i16> %z, ptr %pz
 350   ret void
 351 }
 352
 353 define <16 x i4> @v16i4(<16 x i4> %x, <16 x i4> %y) nounwind {
 354 ; CHECK-LABEL: v16i4:
 355 ; CHECK:       // %bb.0:
 356 ; CHECK-NEXT:    movi v2.16b, #15
 357 ; CHECK-NEXT:    and v1.16b, v1.16b, v2.16b
 358 ; CHECK-NEXT:    and v0.16b, v0.16b, v2.16b
 359 ; CHECK-NEXT:    uqsub v0.16b, v0.16b, v1.16b
 360 ; CHECK-NEXT:    ret
 361   %z = call <16 x i4> @llvm.usub.sat.v16i4(<16 x i4> %x, <16 x i4> %y)
 362   ret <16 x i4> %z
 363 }
 364
 365 define <16 x i1> @v16i1(<16 x i1> %x, <16 x i1> %y) nounwind {
 366 ; CHECK-LABEL: v16i1:
 367 ; CHECK:       // %bb.0:
 368 ; CHECK-NEXT:    movi v2.16b, #1
 369 ; CHECK-NEXT:    eor v1.16b, v1.16b, v2.16b
 370 ; CHECK-NEXT:    and v0.16b, v0.16b, v1.16b
 371 ; CHECK-NEXT:    ret
 372   %z = call <16 x i1> @llvm.usub.sat.v16i1(<16 x i1> %x, <16 x i1> %y)
 373   ret <16 x i1> %z
 374 }
 375
 376 define <2 x i32> @v2i32(<2 x i32> %x, <2 x i32> %y) nounwind {
 377 ; CHECK-LABEL: v2i32:
 378 ; CHECK:       // %bb.0:
 379 ; CHECK-NEXT:    uqsub v0.2s, v0.2s, v1.2s
 380 ; CHECK-NEXT:    ret
 381   %z = call <2 x i32> @llvm.usub.sat.v2i32(<2 x i32> %x, <2 x i32> %y)
 382   ret <2 x i32> %z
 383 }
 384
 385 define <4 x i32> @v4i32(<4 x i32> %x, <4 x i32> %y) nounwind {
 386 ; CHECK-LABEL: v4i32:
 387 ; CHECK:       // %bb.0:
 388 ; CHECK-NEXT:    uqsub v0.4s, v0.4s, v1.4s
 389 ; CHECK-NEXT:    ret
 390   %z = call <4 x i32> @llvm.usub.sat.v4i32(<4 x i32> %x, <4 x i32> %y)
 391   ret <4 x i32> %z
 392 }
 393
 394 define <8 x i32> @v8i32(<8 x i32> %x, <8 x i32> %y) nounwind {
 395 ; CHECK-SD-LABEL: v8i32:
 396 ; CHECK-SD:       // %bb.0:
 397 ; CHECK-SD-NEXT:    uqsub v1.4s, v1.4s, v3.4s
 398 ; CHECK-SD-NEXT:    uqsub v0.4s, v0.4s, v2.4s
 399 ; CHECK-SD-NEXT:    ret
 400 ;
 401 ; CHECK-GI-LABEL: v8i32:
 402 ; CHECK-GI:       // %bb.0:
 403 ; CHECK-GI-NEXT:    uqsub v0.4s, v0.4s, v2.4s
 404 ; CHECK-GI-NEXT:    uqsub v1.4s, v1.4s, v3.4s
 405 ; CHECK-GI-NEXT:    ret
 406   %z = call <8 x i32> @llvm.usub.sat.v8i32(<8 x i32> %x, <8 x i32> %y)
 407   ret <8 x i32> %z
 408 }
 409
 410 define <16 x i32> @v16i32(<16 x i32> %x, <16 x i32> %y) nounwind {
 411 ; CHECK-SD-LABEL: v16i32:
 412 ; CHECK-SD:       // %bb.0:
 413 ; CHECK-SD-NEXT:    uqsub v2.4s, v2.4s, v6.4s
 414 ; CHECK-SD-NEXT:    uqsub v0.4s, v0.4s, v4.4s
 415 ; CHECK-SD-NEXT:    uqsub v1.4s, v1.4s, v5.4s
 416 ; CHECK-SD-NEXT:    uqsub v3.4s, v3.4s, v7.4s
 417 ; CHECK-SD-NEXT:    ret
 418 ;
 419 ; CHECK-GI-LABEL: v16i32:
 420 ; CHECK-GI:       // %bb.0:
 421 ; CHECK-GI-NEXT:    uqsub v0.4s, v0.4s, v4.4s
 422 ; CHECK-GI-NEXT:    uqsub v1.4s, v1.4s, v5.4s
 423 ; CHECK-GI-NEXT:    uqsub v2.4s, v2.4s, v6.4s
 424 ; CHECK-GI-NEXT:    uqsub v3.4s, v3.4s, v7.4s
 425 ; CHECK-GI-NEXT:    ret
 426   %z = call <16 x i32> @llvm.usub.sat.v16i32(<16 x i32> %x, <16 x i32> %y)
 427   ret <16 x i32> %z
 428 }
 429
 430 define <2 x i64> @v2i64(<2 x i64> %x, <2 x i64> %y) nounwind {
 431 ; CHECK-LABEL: v2i64:
 432 ; CHECK:       // %bb.0:
 433 ; CHECK-NEXT:    uqsub v0.2d, v0.2d, v1.2d
 434 ; CHECK-NEXT:    ret
 435   %z = call <2 x i64> @llvm.usub.sat.v2i64(<2 x i64> %x, <2 x i64> %y)
 436   ret <2 x i64> %z
 437 }
 438
 439 define <4 x i64> @v4i64(<4 x i64> %x, <4 x i64> %y) nounwind {
 440 ; CHECK-SD-LABEL: v4i64:
 441 ; CHECK-SD:       // %bb.0:
 442 ; CHECK-SD-NEXT:    uqsub v1.2d, v1.2d, v3.2d
 443 ; CHECK-SD-NEXT:    uqsub v0.2d, v0.2d, v2.2d
 444 ; CHECK-SD-NEXT:    ret
 445 ;
 446 ; CHECK-GI-LABEL: v4i64:
 447 ; CHECK-GI:       // %bb.0:
 448 ; CHECK-GI-NEXT:    uqsub v0.2d, v0.2d, v2.2d
 449 ; CHECK-GI-NEXT:    uqsub v1.2d, v1.2d, v3.2d
 450 ; CHECK-GI-NEXT:    ret
 451   %z = call <4 x i64> @llvm.usub.sat.v4i64(<4 x i64> %x, <4 x i64> %y)
 452   ret <4 x i64> %z
 453 }
 454
 455 define <8 x i64> @v8i64(<8 x i64> %x, <8 x i64> %y) nounwind {
 456 ; CHECK-SD-LABEL: v8i64:
 457 ; CHECK-SD:       // %bb.0:
 458 ; CHECK-SD-NEXT:    uqsub v2.2d, v2.2d, v6.2d
 459 ; CHECK-SD-NEXT:    uqsub v0.2d, v0.2d, v4.2d
 460 ; CHECK-SD-NEXT:    uqsub v1.2d, v1.2d, v5.2d
 461 ; CHECK-SD-NEXT:    uqsub v3.2d, v3.2d, v7.2d
 462 ; CHECK-SD-NEXT:    ret
 463 ;
 464 ; CHECK-GI-LABEL: v8i64:
 465 ; CHECK-GI:       // %bb.0:
 466 ; CHECK-GI-NEXT:    uqsub v0.2d, v0.2d, v4.2d
 467 ; CHECK-GI-NEXT:    uqsub v1.2d, v1.2d, v5.2d
 468 ; CHECK-GI-NEXT:    uqsub v2.2d, v2.2d, v6.2d
 469 ; CHECK-GI-NEXT:    uqsub v3.2d, v3.2d, v7.2d
 470 ; CHECK-GI-NEXT:    ret
 471   %z = call <8 x i64> @llvm.usub.sat.v8i64(<8 x i64> %x, <8 x i64> %y)
 472   ret <8 x i64> %z
 473 }
 474
 475 define <2 x i128> @v2i128(<2 x i128> %x, <2 x i128> %y) nounwind {
 476 ; CHECK-LABEL: v2i128:
 477 ; CHECK:       // %bb.0:
 478 ; CHECK-NEXT:    subs x8, x2, x6
 479 ; CHECK-NEXT:    sbcs x9, x3, x7
 480 ; CHECK-NEXT:    csel x2, xzr, x8, lo
 481 ; CHECK-NEXT:    csel x3, xzr, x9, lo
 482 ; CHECK-NEXT:    subs x8, x0, x4
 483 ; CHECK-NEXT:    sbcs x9, x1, x5
 484 ; CHECK-NEXT:    csel x8, xzr, x8, lo
 485 ; CHECK-NEXT:    csel x1, xzr, x9, lo
 486 ; CHECK-NEXT:    fmov d0, x8
 487 ; CHECK-NEXT:    mov v0.d[1], x1
 488 ; CHECK-NEXT:    fmov x0, d0
 489 ; CHECK-NEXT:    ret
 490   %z = call <2 x i128> @llvm.usub.sat.v2i128(<2 x i128> %x, <2 x i128> %y)
 491   ret <2 x i128> %z
 492 }