llvm/test/CodeGen/ARM/O3-pipeline.ll

   1 ; RUN: llc -mtriple=arm -O3 -debug-pass=Structure < %s -o /dev/null 2>&1 | grep -v "Verify generated machine code" | FileCheck %s
   2
   3 ; REQUIRES: asserts
   4
   5 ; CHECK:       ModulePass Manager
   6 ; CHECK-NEXT:    Pre-ISel Intrinsic Lowering
   7 ; CHECK-NEXT:    FunctionPass Manager
   8 ; CHECK-NEXT:      Expand large div/rem
   9 ; CHECK-NEXT:      Expand large fp convert
  10 ; CHECK-NEXT:      Expand Atomic instructions
  11 ; CHECK-NEXT:      Simplify the CFG
  12 ; CHECK-NEXT:      Dominator Tree Construction
  13 ; CHECK-NEXT:      Natural Loop Information
  14 ; CHECK-NEXT:      MVE gather/scatter lowering
  15 ; CHECK-NEXT:      MVE lane interleaving
  16 ; CHECK-NEXT:      Module Verifier
  17 ; CHECK-NEXT:      Basic Alias Analysis (stateless AA impl)
  18 ; CHECK-NEXT:      Canonicalize natural loops
  19 ; CHECK-NEXT:      Scalar Evolution Analysis
  20 ; CHECK-NEXT:      Loop Pass Manager
  21 ; CHECK-NEXT:        Canonicalize Freeze Instructions in Loops
  22 ; CHECK-NEXT:        Induction Variable Users
  23 ; CHECK-NEXT:        Loop Strength Reduction
  24 ; CHECK-NEXT:      Basic Alias Analysis (stateless AA impl)
  25 ; CHECK-NEXT:      Function Alias Analysis Results
  26 ; CHECK-NEXT:      Merge contiguous icmps into a memcmp
  27 ; CHECK-NEXT:      Natural Loop Information
  28 ; CHECK-NEXT:      Lazy Branch Probability Analysis
  29 ; CHECK-NEXT:      Lazy Block Frequency Analysis
  30 ; CHECK-NEXT:      Expand memcmp() to load/stores
  31 ; CHECK-NEXT:      Lower Garbage Collection Instructions
  32 ; CHECK-NEXT:      Shadow Stack GC Lowering
  33 ; CHECK-NEXT:      Lower constant intrinsics
  34 ; CHECK-NEXT:      Remove unreachable blocks from the CFG
  35 ; CHECK-NEXT:      Natural Loop Information
  36 ; CHECK-NEXT:      Post-Dominator Tree Construction
  37 ; CHECK-NEXT:      Branch Probability Analysis
  38 ; CHECK-NEXT:      Block Frequency Analysis
  39 ; CHECK-NEXT:      Constant Hoisting
  40 ; CHECK-NEXT:      Replace intrinsics with calls to vector library
  41 ; CHECK-NEXT:      Partially inline calls to library functions
  42 ; CHECK-NEXT:      Expand vector predication intrinsics
  43 ; CHECK-NEXT:      Scalarize Masked Memory Intrinsics
  44 ; CHECK-NEXT:      Expand reduction intrinsics
  45 ; CHECK-NEXT:      Natural Loop Information
  46 ; CHECK-NEXT:      TLS Variable Hoist
  47 ; CHECK-NEXT:      Scalar Evolution Analysis
  48 ; CHECK-NEXT:      Basic Alias Analysis (stateless AA impl)
  49 ; CHECK-NEXT:      Function Alias Analysis Results
  50 ; CHECK-NEXT:      Transform functions to use DSP intrinsics
  51 ; CHECK-NEXT:      Complex Deinterleaving Pass
  52 ; CHECK-NEXT:      Interleaved Access Pass
  53 ; CHECK-NEXT:      Type Promotion
  54 ; CHECK-NEXT:      CodeGen Prepare
  55 ; CHECK-NEXT:      Dominator Tree Construction
  56 ; CHECK-NEXT:      Exception handling preparation
  57 ; CHECK-NEXT:      Merge internal globals
  58 ; CHECK-NEXT:      Natural Loop Information
  59 ; CHECK-NEXT:      Scalar Evolution Analysis
  60 ; CHECK-NEXT:      Lazy Branch Probability Analysis
  61 ; CHECK-NEXT:      Lazy Block Frequency Analysis
  62 ; CHECK-NEXT:      Optimization Remark Emitter
  63 ; CHECK-NEXT:      Hardware Loop Insertion
  64 ; CHECK-NEXT:      Loop Pass Manager
  65 ; CHECK-NEXT:        Transform predicated vector loops to use MVE tail predication
  66 ; CHECK-NEXT:      A No-Op Barrier Pass
  67 ; CHECK-NEXT:      FunctionPass Manager
  68 ; CHECK-NEXT:      Prepare callbr
  69 ; CHECK-NEXT:      Safe Stack instrumentation pass
  70 ; CHECK-NEXT:      Insert stack protectors
  71 ; CHECK-NEXT:      Module Verifier
  72 ; CHECK-NEXT:      Dominator Tree Construction
  73 ; CHECK-NEXT:      Basic Alias Analysis (stateless AA impl)
  74 ; CHECK-NEXT:      Function Alias Analysis Results
  75 ; CHECK-NEXT:      Natural Loop Information
  76 ; CHECK-NEXT:      Post-Dominator Tree Construction
  77 ; CHECK-NEXT:      Branch Probability Analysis
  78 ; CHECK-NEXT:      Assignment Tracking Analysis
  79 ; CHECK-NEXT:      Lazy Branch Probability Analysis
  80 ; CHECK-NEXT:      Lazy Block Frequency Analysis
  81 ; CHECK-NEXT:      ARM Instruction Selection
  82 ; CHECK-NEXT:      Finalize ISel and expand pseudo-instructions
  83 ; CHECK-NEXT:      Lazy Machine Block Frequency Analysis
  84 ; CHECK-NEXT:      Early Tail Duplication
  85 ; CHECK-NEXT:      Optimize machine instruction PHIs
  86 ; CHECK-NEXT:      Slot index numbering
  87 ; CHECK-NEXT:      Merge disjoint stack slots
  88 ; CHECK-NEXT:      Local Stack Slot Allocation
  89 ; CHECK-NEXT:      Remove dead machine instructions
  90 ; CHECK-NEXT:      MachineDominator Tree Construction
  91 ; CHECK-NEXT:      Machine Natural Loop Construction
  92 ; CHECK-NEXT:      Machine Block Frequency Analysis
  93 ; CHECK-NEXT:      Early Machine Loop Invariant Code Motion
  94 ; CHECK-NEXT:      MachineDominator Tree Construction
  95 ; CHECK-NEXT:      Machine Block Frequency Analysis
  96 ; CHECK-NEXT:      Machine Common Subexpression Elimination
  97 ; CHECK-NEXT:      MachinePostDominator Tree Construction
  98 ; CHECK-NEXT:      Machine Cycle Info Analysis
  99 ; CHECK-NEXT:      Machine code sinking
 100 ; CHECK-NEXT:      Peephole Optimizations
 101 ; CHECK-NEXT:      Remove dead machine instructions
 102 ; CHECK-NEXT:      MachineDominator Tree Construction
 103 ; CHECK-NEXT:      Slot index numbering
 104 ; CHECK-NEXT:      Live Interval Analysis
 105 ; CHECK-NEXT:      Lazy Machine Block Frequency Analysis
 106 ; CHECK-NEXT:      Machine Optimization Remark Emitter
 107 ; CHECK-NEXT:      Modulo Software Pipelining
 108 ; CHECK-NEXT:      MachineDominator Tree Construction
 109 ; CHECK-NEXT:      Machine Natural Loop Construction
 110 ; CHECK-NEXT:      MVE TailPred and VPT Optimisation Pass
 111 ; CHECK-NEXT:      ARM MLA / MLS expansion pass
 112 ; CHECK-NEXT:      MachineDominator Tree Construction
 113 ; CHECK-NEXT:      ARM pre- register allocation load / store optimization pass
 114 ; CHECK-NEXT:      ARM A15 S->D optimizer
 115 ; CHECK-NEXT:      Detect Dead Lanes
 116 ; CHECK-NEXT:      Process Implicit Definitions
 117 ; CHECK-NEXT:      Remove unreachable machine basic blocks
 118 ; CHECK-NEXT:      Live Variable Analysis
 119 ; CHECK-NEXT:      MachineDominator Tree Construction
 120 ; CHECK-NEXT:      Machine Natural Loop Construction
 121 ; CHECK-NEXT:      Eliminate PHI nodes for register allocation
 122 ; CHECK-NEXT:      Two-Address instruction pass
 123 ; CHECK-NEXT:      Slot index numbering
 124 ; CHECK-NEXT:      Live Interval Analysis
 125 ; CHECK-NEXT:      Simple Register Coalescing
 126 ; CHECK-NEXT:      Rename Disconnected Subregister Components
 127 ; CHECK-NEXT:      Machine Instruction Scheduler
 128 ; CHECK-NEXT:      Machine Block Frequency Analysis
 129 ; CHECK-NEXT:      Debug Variable Analysis
 130 ; CHECK-NEXT:      Live Stack Slot Analysis
 131 ; CHECK-NEXT:      Virtual Register Map
 132 ; CHECK-NEXT:      Live Register Matrix
 133 ; CHECK-NEXT:      Bundle Machine CFG Edges
 134 ; CHECK-NEXT:      Spill Code Placement Analysis
 135 ; CHECK-NEXT:      Lazy Machine Block Frequency Analysis
 136 ; CHECK-NEXT:      Machine Optimization Remark Emitter
 137 ; CHECK-NEXT:      Greedy Register Allocator
 138 ; CHECK-NEXT:      Virtual Register Rewriter
 139 ; CHECK-NEXT:      Register Allocation Pass Scoring
 140 ; CHECK-NEXT:      Stack Slot Coloring
 141 ; CHECK-NEXT:      Machine Copy Propagation Pass
 142 ; CHECK-NEXT:      Machine Loop Invariant Code Motion
 143 ; CHECK-NEXT:      Remove Redundant DEBUG_VALUE analysis
 144 ; CHECK-NEXT:      Fixup Statepoint Caller Saved
 145 ; CHECK-NEXT:      PostRA Machine Sink
 146 ; CHECK-NEXT:      Machine Block Frequency Analysis
 147 ; CHECK-NEXT:      MachineDominator Tree Construction
 148 ; CHECK-NEXT:      MachinePostDominator Tree Construction
 149 ; CHECK-NEXT:      Lazy Machine Block Frequency Analysis
 150 ; CHECK-NEXT:      Machine Optimization Remark Emitter
 151 ; CHECK-NEXT:      Shrink Wrapping analysis
 152 ; CHECK-NEXT:      Prologue/Epilogue Insertion & Frame Finalization
 153 ; CHECK-NEXT:      Machine Late Instructions Cleanup Pass
 154 ; CHECK-NEXT:      Control Flow Optimizer
 155 ; CHECK-NEXT:      Lazy Machine Block Frequency Analysis
 156 ; CHECK-NEXT:      Tail Duplication
 157 ; CHECK-NEXT:      Machine Copy Propagation Pass
 158 ; CHECK-NEXT:      Post-RA pseudo instruction expansion pass
 159 ; CHECK-NEXT:      ARM load / store optimization pass
 160 ; CHECK-NEXT:      ReachingDefAnalysis
 161 ; CHECK-NEXT:      ARM Execution Domain Fix
 162 ; CHECK-NEXT:      BreakFalseDeps
 163 ; CHECK-NEXT:      ARM pseudo instruction expansion pass
 164 ; CHECK-NEXT:      Thumb2 instruction size reduce pass
 165 ; CHECK-NEXT:      MachineDominator Tree Construction
 166 ; CHECK-NEXT:      Machine Natural Loop Construction
 167 ; CHECK-NEXT:      Machine Block Frequency Analysis
 168 ; CHECK-NEXT:      If Converter
 169 ; CHECK-NEXT:      Thumb IT blocks insertion pass
 170 ; CHECK-NEXT:      MachineDominator Tree Construction
 171 ; CHECK-NEXT:      Machine Natural Loop Construction
 172 ; CHECK-NEXT:      PostRA Machine Instruction Scheduler
 173 ; CHECK-NEXT:      Post RA top-down list latency scheduler
 174 ; CHECK-NEXT:      MVE VPT block insertion pass
 175 ; CHECK-NEXT:      ARM Indirect Thunks
 176 ; CHECK-NEXT:      ARM sls hardening pass
 177 ; CHECK-NEXT:      Analyze Machine Code For Garbage Collection
 178 ; CHECK-NEXT:      MachineDominator Tree Construction
 179 ; CHECK-NEXT:      Machine Natural Loop Construction
 180 ; CHECK-NEXT:      Machine Block Frequency Analysis
 181 ; CHECK-NEXT:      MachinePostDominator Tree Construction
 182 ; CHECK-NEXT:      Branch Probability Basic Block Placement
 183 ; CHECK-NEXT:      Insert fentry calls
 184 ; CHECK-NEXT:      Insert XRay ops
 185 ; CHECK-NEXT:      Implement the 'patchable-function' attribute
 186 ; CHECK-NEXT:      Thumb2 instruction size reduce pass
 187 ; CHECK-NEXT:      Unpack machine instruction bundles
 188 ; CHECK-NEXT:      MachineDominator Tree Construction
 189 ; CHECK-NEXT:      Machine Natural Loop Construction
 190 ; CHECK-NEXT:      ARM block placement
 191 ; CHECK-NEXT:      optimise barriers pass
 192 ; CHECK-NEXT:      Contiguously Lay Out Funclets
 193 ; CHECK-NEXT:      StackMap Liveness Analysis
 194 ; CHECK-NEXT:      Live DEBUG_VALUE analysis
 195 ; CHECK-NEXT:      Machine Sanitizer Binary Metadata
 196 ; CHECK-NEXT:    Machine Outliner
 197 ; CHECK-NEXT:    FunctionPass Manager
 198 ; CHECK-NEXT:      Lazy Machine Block Frequency Analysis
 199 ; CHECK-NEXT:      Machine Optimization Remark Emitter
 200 ; CHECK-NEXT:      Stack Frame Layout Analysis
 201 ; CHECK-NEXT:      ReachingDefAnalysis
 202 ; CHECK-NEXT:      ARM fix for Cortex-A57 AES Erratum 1742098
 203 ; CHECK-NEXT:      ARM Branch Targets
 204 ; CHECK-NEXT:      MachineDominator Tree Construction
 205 ; CHECK-NEXT:      ARM constant island placement and branch shortening pass
 206 ; CHECK-NEXT:      MachineDominator Tree Construction
 207 ; CHECK-NEXT:      Machine Natural Loop Construction
 208 ; CHECK-NEXT:      ReachingDefAnalysis
 209 ; CHECK-NEXT:      ARM Low Overhead Loops pass
 210 ; CHECK-NEXT:      Lazy Machine Block Frequency Analysis
 211 ; CHECK-NEXT:      Machine Optimization Remark Emitter
 212 ; CHECK-NEXT:      ARM Assembly Printer
 213 ; CHECK-NEXT:      Free MachineFunction