llvm/test/CodeGen/Hexagon/formal-args-i1.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2 ; This tests validates the fact that the formal arguments of type scalar i1
   3 ; (passed using 32-bit register) is converted back to use predicate registers
   4 ; CHECK: [[P0:p[0-3]]] = tstbit(r0,#0)
   5 ; CHECK: [[R0:r[0-9]+]] = mux([[P0]],#3,r2)
   6 ; CHECK: memb(r1+#0) = [[R0]]
   7
   8 target triple = "hexagon"
   9
  10 define void @f0(i1 zeroext %a0, ptr nocapture %a1, i8 %a2) local_unnamed_addr #0 {
  11 entry:
  12   %v0 = select i1 %a0, i8 3, i8 %a2
  13   store i8 %v0, ptr %a1, align 1
  14   ret void
  15 }
  16
  17 attributes #0 = { norecurse nounwind optsize "target-cpu"="hexagonv60" }