llvm/test/CodeGen/Mips/GlobalISel/llvm-ir/cttz.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -O0 -mtriple=mipsel-linux-gnu -global-isel -verify-machineinstrs %s -o -| FileCheck %s -check-prefixes=MIPS32
   3
   4 define i32 @cttz_i32(i32 %a) {
   5 ; MIPS32-LABEL: cttz_i32:
   6 ; MIPS32:       # %bb.0: # %entry
   7 ; MIPS32-NEXT:    not $1, $4
   8 ; MIPS32-NEXT:    addiu $2, $4, -1
   9 ; MIPS32-NEXT:    and $2, $1, $2
  10 ; MIPS32-NEXT:    ori $1, $zero, 32
  11 ; MIPS32-NEXT:    clz $2, $2
  12 ; MIPS32-NEXT:    subu $2, $1, $2
  13 ; MIPS32-NEXT:    jr $ra
  14 ; MIPS32-NEXT:    nop
  15 entry:
  16   %0 = call i32 @llvm.cttz.i32(i32 %a, i1 false)
  17   ret i32 %0
  18 }
  19 declare i32 @llvm.cttz.i32(i32, i1 immarg)
  20
  21 define i64 @cttz_i64(i64  %a) {
  22 ; MIPS32-LABEL: cttz_i64:
  23 ; MIPS32:       # %bb.0: # %entry
  24 ; MIPS32-NEXT:    move $6, $4
  25 ; MIPS32-NEXT:    ori $3, $zero, 0
  26 ; MIPS32-NEXT:    sltiu $4, $6, 1
  27 ; MIPS32-NEXT:    not $1, $5
  28 ; MIPS32-NEXT:    addiu $2, $5, -1
  29 ; MIPS32-NEXT:    and $1, $1, $2
  30 ; MIPS32-NEXT:    ori $2, $zero, 32
  31 ; MIPS32-NEXT:    clz $1, $1
  32 ; MIPS32-NEXT:    subu $1, $2, $1
  33 ; MIPS32-NEXT:    addiu $1, $1, 32
  34 ; MIPS32-NEXT:    not $5, $6
  35 ; MIPS32-NEXT:    addiu $6, $6, -1
  36 ; MIPS32-NEXT:    and $5, $5, $6
  37 ; MIPS32-NEXT:    clz $5, $5
  38 ; MIPS32-NEXT:    subu $2, $2, $5
  39 ; MIPS32-NEXT:    andi $4, $4, 1
  40 ; MIPS32-NEXT:    movn $2, $1, $4
  41 ; MIPS32-NEXT:    jr $ra
  42 ; MIPS32-NEXT:    nop
  43 entry:
  44   %0 = call i64 @llvm.cttz.i64(i64 %a, i1 false)
  45   ret i64 %0
  46 }
  47 declare i64 @llvm.cttz.i64(i64, i1 immarg)
  48
  49
  50 define i32 @ffs_i32_expansion(i32 %a) {
  51 ; MIPS32-LABEL: ffs_i32_expansion:
  52 ; MIPS32:       # %bb.0: # %entry
  53 ; MIPS32-NEXT:    ori $1, $zero, 0
  54 ; MIPS32-NEXT:    not $2, $4
  55 ; MIPS32-NEXT:    addiu $3, $4, -1
  56 ; MIPS32-NEXT:    and $3, $2, $3
  57 ; MIPS32-NEXT:    ori $2, $zero, 32
  58 ; MIPS32-NEXT:    clz $3, $3
  59 ; MIPS32-NEXT:    subu $2, $2, $3
  60 ; MIPS32-NEXT:    addiu $2, $2, 1
  61 ; MIPS32-NEXT:    sltiu $3, $4, 1
  62 ; MIPS32-NEXT:    andi $3, $3, 1
  63 ; MIPS32-NEXT:    movn $2, $1, $3
  64 ; MIPS32-NEXT:    jr $ra
  65 ; MIPS32-NEXT:    nop
  66 entry:
  67   %0 = call i32 @llvm.cttz.i32(i32 %a, i1 true)
  68   %1 = add nuw nsw i32 %0, 1
  69   %iszero = icmp eq i32 %a, 0
  70   %ffs = select i1 %iszero, i32 0, i32 %1
  71   ret i32 %ffs
  72 }
  73
  74 define i64 @ffs_i64_expansion(i64 %a) {
  75 ; MIPS32-LABEL: ffs_i64_expansion:
  76 ; MIPS32:       # %bb.0: # %entry
  77 ; MIPS32-NEXT:    ori $3, $zero, 1
  78 ; MIPS32-NEXT:    ori $1, $zero, 0
  79 ; MIPS32-NEXT:    sltiu $7, $4, 1
  80 ; MIPS32-NEXT:    not $2, $5
  81 ; MIPS32-NEXT:    addiu $6, $5, -1
  82 ; MIPS32-NEXT:    and $6, $2, $6
  83 ; MIPS32-NEXT:    ori $2, $zero, 32
  84 ; MIPS32-NEXT:    clz $6, $6
  85 ; MIPS32-NEXT:    subu $6, $2, $6
  86 ; MIPS32-NEXT:    addiu $6, $6, 32
  87 ; MIPS32-NEXT:    not $8, $4
  88 ; MIPS32-NEXT:    addiu $9, $4, -1
  89 ; MIPS32-NEXT:    and $8, $8, $9
  90 ; MIPS32-NEXT:    clz $8, $8
  91 ; MIPS32-NEXT:    subu $2, $2, $8
  92 ; MIPS32-NEXT:    andi $7, $7, 1
  93 ; MIPS32-NEXT:    movn $2, $6, $7
  94 ; MIPS32-NEXT:    addiu $2, $2, 1
  95 ; MIPS32-NEXT:    sltu $6, $2, $3
  96 ; MIPS32-NEXT:    addiu $3, $1, 0
  97 ; MIPS32-NEXT:    andi $6, $6, 1
  98 ; MIPS32-NEXT:    addu $3, $3, $6
  99 ; MIPS32-NEXT:    xori $4, $4, 0
 100 ; MIPS32-NEXT:    xori $5, $5, 0
 101 ; MIPS32-NEXT:    or $4, $4, $5
 102 ; MIPS32-NEXT:    sltiu $4, $4, 1
 103 ; MIPS32-NEXT:    andi $4, $4, 1
 104 ; MIPS32-NEXT:    movn $2, $1, $4
 105 ; MIPS32-NEXT:    movn $3, $1, $4
 106 ; MIPS32-NEXT:    jr $ra
 107 ; MIPS32-NEXT:    nop
 108 entry:
 109   %0 = call i64 @llvm.cttz.i64(i64 %a, i1 true)
 110   %1 = add nuw nsw i64 %0, 1
 111   %iszero = icmp eq i64 %a, 0
 112   %ffs = select i1 %iszero, i64 0, i64 %1
 113   ret i64 %ffs
 114 }