llvm/test/CodeGen/PowerPC/testComparesllgeull.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -verify-machineinstrs -mtriple=powerpc64-unknown-linux-gnu -O2 \
   3 ; RUN:   -ppc-gpr-icmps=all -ppc-asm-full-reg-names -mcpu=pwr8 < %s | FileCheck %s \
   4 ; RUN:  --implicit-check-not cmpw --implicit-check-not cmpd --implicit-check-not cmpl
   5 ; RUN: llc -verify-machineinstrs -mtriple=powerpc64le-unknown-linux-gnu -O2 \
   6 ; RUN:   -ppc-gpr-icmps=all -ppc-asm-full-reg-names -mcpu=pwr8 < %s | FileCheck %s \
   7 ; RUN:  --implicit-check-not cmpw --implicit-check-not cmpd --implicit-check-not cmpl
   8
   9 @glob = dso_local local_unnamed_addr global i64 0, align 8
  10
  11 ; Function Attrs: norecurse nounwind readnone
  12 define i64 @test_llgeull(i64 %a, i64 %b) {
  13 ; CHECK-LABEL: test_llgeull:
  14 ; CHECK:       # %bb.0: # %entry
  15 ; CHECK-NEXT:    subc r3, r3, r4
  16 ; CHECK-NEXT:    subfe r3, r4, r4
  17 ; CHECK-NEXT:    addi r3, r3, 1
  18 ; CHECK-NEXT:    blr
  19 entry:
  20   %cmp = icmp uge i64 %a, %b
  21   %conv1 = zext i1 %cmp to i64
  22   ret i64 %conv1
  23 }
  24
  25 ; Function Attrs: norecurse nounwind readnone
  26 define i64 @test_llgeull_sext(i64 %a, i64 %b) {
  27 ; CHECK-LABEL: test_llgeull_sext:
  28 ; CHECK:       # %bb.0: # %entry
  29 ; CHECK-NEXT:    subc r3, r3, r4
  30 ; CHECK-NEXT:    subfe r3, r4, r4
  31 ; CHECK-NEXT:    not r3, r3
  32 ; CHECK-NEXT:    blr
  33 entry:
  34   %cmp = icmp uge i64 %a, %b
  35   %conv1 = sext i1 %cmp to i64
  36   ret i64 %conv1
  37 }
  38
  39 ; Function Attrs: norecurse nounwind readnone
  40 define i64 @test_llgeull_z(i64 %a) {
  41 ; CHECK-LABEL: test_llgeull_z:
  42 ; CHECK:       # %bb.0: # %entry
  43 ; CHECK-NEXT:    li r3, 1
  44 ; CHECK-NEXT:    blr
  45 entry:
  46   %cmp = icmp uge i64 %a, 0
  47   %conv1 = zext i1 %cmp to i64
  48   ret i64 %conv1
  49 }
  50
  51 ; Function Attrs: norecurse nounwind readnone
  52 define i64 @test_llgeull_sext_z(i64 %a) {
  53 ; CHECK-LABEL: test_llgeull_sext_z:
  54 ; CHECK:       # %bb.0: # %entry
  55 ; CHECK-NEXT:    li r3, -1
  56 ; CHECK-NEXT:    blr
  57 entry:
  58   %cmp = icmp uge i64 %a, 0
  59   %conv1 = sext i1 %cmp to i64
  60   ret i64 %conv1
  61 }
  62
  63 ; Function Attrs: norecurse nounwind
  64 define dso_local void @test_llgeull_store(i64 %a, i64 %b) {
  65 ; CHECK-LABEL: test_llgeull_store:
  66 ; CHECK:       # %bb.0: # %entry
  67 ; CHECK-NEXT:    subc r3, r3, r4
  68 ; CHECK-NEXT:    addis r5, r2, glob@toc@ha
  69 ; CHECK-NEXT:    subfe r3, r4, r4
  70 ; CHECK-NEXT:    addi r3, r3, 1
  71 ; CHECK-NEXT:    std r3, glob@toc@l(r5)
  72 ; CHECK-NEXT:    blr
  73 entry:
  74   %cmp = icmp uge i64 %a, %b
  75   %conv1 = zext i1 %cmp to i64
  76   store i64 %conv1, ptr @glob
  77   ret void
  78 }
  79
  80 ; Function Attrs: norecurse nounwind
  81 define dso_local void @test_llgeull_sext_store(i64 %a, i64 %b) {
  82 ; CHECK-LABEL: test_llgeull_sext_store:
  83 ; CHECK:       # %bb.0: # %entry
  84 ; CHECK-NEXT:    subc r3, r3, r4
  85 ; CHECK-NEXT:    addis r5, r2, glob@toc@ha
  86 ; CHECK-NEXT:    subfe r3, r4, r4
  87 ; CHECK-NEXT:    not r3, r3
  88 ; CHECK-NEXT:    std r3, glob@toc@l(r5)
  89 ; CHECK-NEXT:    blr
  90 entry:
  91   %cmp = icmp uge i64 %a, %b
  92   %conv1 = sext i1 %cmp to i64
  93   store i64 %conv1, ptr @glob
  94   ret void
  95 }
  96
  97 ; Function Attrs: norecurse nounwind
  98 define dso_local void @test_llgeull_z_store(i64 %a) {
  99 ; CHECK-LABEL: test_llgeull_z_store:
 100 ; CHECK:       # %bb.0: # %entry
 101 ; CHECK-NEXT:    addis r3, r2, glob@toc@ha
 102 ; CHECK-NEXT:    li r4, 1
 103 ; CHECK-NEXT:    std r4, glob@toc@l(r3)
 104 ; CHECK-NEXT:    blr
 105 entry:
 106   %cmp = icmp uge i64 %a, 0
 107   %conv1 = zext i1 %cmp to i64
 108   store i64 %conv1, ptr @glob
 109   ret void
 110 }
 111
 112 ; Function Attrs: norecurse nounwind
 113 define dso_local void @test_llgeull_sext_z_store(i64 %a) {
 114 ; CHECK-LABEL: test_llgeull_sext_z_store:
 115 ; CHECK:       # %bb.0: # %entry
 116 ; CHECK-NEXT:    addis r3, r2, glob@toc@ha
 117 ; CHECK-NEXT:    li r4, -1
 118 ; CHECK-NEXT:    std r4, glob@toc@l(r3)
 119 ; CHECK-NEXT:    blr
 120 entry:
 121   store i64 -1, ptr @glob
 122   ret void
 123 }
 124