llvm/test/CodeGen/AMDGPU/GlobalISel/inst-select-brcond.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -run-pass=instruction-select -global-isel-abort=2 -pass-remarks-missed='gisel*'  -verify-machineinstrs %s -o - 2> %t  | FileCheck -check-prefixes=GCN %s
   3 # RUN: FileCheck -check-prefix=ERR  %s < %t
   4
   5 # ERR-NOT: remark:
   6 # ERR: remark: <unknown>:0:0: cannot select: G_BRCOND %1:sgpr(s1), %bb.1 (in function: brcond_sgpr)
   7 # ERR-NEXT: remark: <unknown>:0:0: cannot select: G_BRCOND %1:vgpr(s1), %bb.1 (in function: brcond_vgpr)
   8 # ERR-NOT: remark:
   9
  10 ---
  11
  12 name:            brcond_scc
  13 legalized:       true
  14 regBankSelected: true
  15
  16 body: |
  17   ; GCN-LABEL: name: brcond_scc
  18   ; GCN: bb.0:
  19   ; GCN:   successors: %bb.1(0x80000000)
  20   ; GCN:   [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  21   ; GCN:   [[COPY1:%[0-9]+]]:sreg_32 = COPY $sgpr1
  22   ; GCN:   S_CMP_EQ_U32 [[COPY]], [[COPY1]], implicit-def $scc
  23   ; GCN:   [[COPY2:%[0-9]+]]:sreg_32 = COPY $scc
  24   ; GCN:   $scc = COPY [[COPY2]]
  25   ; GCN:   S_CBRANCH_SCC1 %bb.1, implicit $scc
  26   ; GCN: bb.1:
  27   bb.0:
  28     liveins: $sgpr0, $sgpr1
  29
  30     %0:sgpr(s32) = COPY $sgpr0
  31     %1:sgpr(s32) = COPY $sgpr1
  32     %2:sgpr(s32) = G_ICMP intpred(eq), %0, %1
  33     G_BRCOND %2, %bb.1
  34
  35   bb.1:
  36
  37 ...
  38
  39 ---
  40
  41 name:            brcond_scc_impdef
  42 legalized:       true
  43 regBankSelected: true
  44
  45 body: |
  46   ; GCN-LABEL: name: brcond_scc_impdef
  47   ; GCN: bb.0:
  48   ; GCN:   successors: %bb.1(0x80000000)
  49   ; GCN:   [[DEF:%[0-9]+]]:sreg_32 = IMPLICIT_DEF
  50   ; GCN:   $scc = COPY [[DEF]]
  51   ; GCN:   S_CBRANCH_SCC1 %bb.1, implicit $scc
  52   ; GCN: bb.1:
  53   bb.0:
  54     liveins: $sgpr0, $sgpr1
  55
  56     %0:sgpr(s32) = G_IMPLICIT_DEF
  57     G_BRCOND %0, %bb.1
  58
  59   bb.1:
  60
  61 ...
  62
  63 ---
  64
  65 name:            brcond_scc_br
  66 legalized:       true
  67 regBankSelected: true
  68
  69 body: |
  70   ; GCN-LABEL: name: brcond_scc_br
  71   ; GCN: bb.0:
  72   ; GCN:   successors: %bb.1(0x80000000)
  73   ; GCN:   [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  74   ; GCN:   [[COPY1:%[0-9]+]]:sreg_32 = COPY $sgpr1
  75   ; GCN:   S_CMP_EQ_U32 [[COPY]], [[COPY1]], implicit-def $scc
  76   ; GCN:   [[COPY2:%[0-9]+]]:sreg_32 = COPY $scc
  77   ; GCN:   $scc = COPY [[COPY2]]
  78   ; GCN:   S_CBRANCH_SCC1 %bb.1, implicit $scc
  79   ; GCN:   S_BRANCH %bb.1
  80   ; GCN: bb.1:
  81   ; GCN:   successors: %bb.2(0x80000000)
  82   ; GCN: bb.2:
  83   bb.0:
  84     liveins: $sgpr0, $sgpr1
  85
  86     %0:sgpr(s32) = COPY $sgpr0
  87     %1:sgpr(s32) = COPY $sgpr1
  88     %2:sgpr(s32) = G_ICMP intpred(eq), %0, %1
  89     G_BRCOND %2, %bb.1
  90     G_BR %bb.1
  91
  92   bb.1:
  93
  94   bb.2:
  95
  96 ...
  97
  98 ---
  99
 100 name:            brcond_vcc
 101 legalized:       true
 102 regBankSelected: true
 103
 104 body: |
 105   ; GCN-LABEL: name: brcond_vcc
 106   ; GCN: bb.0:
 107   ; GCN:   successors: %bb.1(0x80000000)
 108   ; GCN:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 109   ; GCN:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 110   ; GCN:   [[V_CMP_EQ_U32_e64_:%[0-9]+]]:sreg_64 = V_CMP_EQ_U32_e64 [[COPY]], [[COPY1]], implicit $exec
 111   ; GCN:   $vcc = COPY [[V_CMP_EQ_U32_e64_]]
 112   ; GCN:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 113   ; GCN: bb.1:
 114   bb.0:
 115     liveins: $vgpr0, $vgpr1
 116
 117     %0:vgpr(s32) = COPY $vgpr0
 118     %1:vgpr(s32) = COPY $vgpr1
 119     %2:vcc(s1) = G_ICMP intpred(eq), %0, %1
 120     G_BRCOND %2, %bb.1
 121
 122   bb.1:
 123
 124 ...
 125
 126 # Don't try to select this.
 127 ---
 128
 129 name:            brcond_sgpr
 130 legalized:       true
 131 regBankSelected: true
 132
 133 body: |
 134   ; GCN-LABEL: name: brcond_sgpr
 135   ; GCN: bb.0:
 136   ; GCN:   successors: %bb.1(0x80000000)
 137   ; GCN:   [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
 138   ; GCN:   [[TRUNC:%[0-9]+]]:sgpr(s1) = G_TRUNC [[COPY]](s32)
 139   ; GCN:   G_BRCOND [[TRUNC]](s1), %bb.1
 140   ; GCN: bb.1:
 141   bb.0:
 142     liveins: $sgpr0, $sgpr1
 143
 144     %0:sgpr(s32) = COPY $sgpr0
 145     %1:sgpr(s1) = G_TRUNC %0
 146     G_BRCOND %1, %bb.1
 147
 148   bb.1:
 149
 150 ...
 151
 152 # Don't try to select this.
 153 ---
 154
 155 name:            brcond_vgpr
 156 legalized:       true
 157 regBankSelected: true
 158
 159 body: |
 160   ; GCN-LABEL: name: brcond_vgpr
 161   ; GCN: bb.0:
 162   ; GCN:   successors: %bb.1(0x80000000)
 163   ; GCN:   [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
 164   ; GCN:   [[TRUNC:%[0-9]+]]:vgpr(s1) = G_TRUNC [[COPY]](s32)
 165   ; GCN:   G_BRCOND [[TRUNC]](s1), %bb.1
 166   ; GCN: bb.1:
 167   bb.0:
 168     liveins: $vgpr0, $vgpr1
 169
 170     %0:vgpr(s32) = COPY $vgpr0
 171     %1:vgpr(s1) = G_TRUNC %0
 172     G_BRCOND %1, %bb.1
 173
 174   bb.1:
 175
 176 ...
 177
 178 ---
 179
 180 name:            brcond_class_intrinsic
 181 legalized:       true
 182 regBankSelected: true
 183
 184 body:             |
 185   ; GCN-LABEL: name: brcond_class_intrinsic
 186   ; GCN: bb.0:
 187   ; GCN:   successors: %bb.1(0x80000000)
 188   ; GCN:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 189   ; GCN:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 190   ; GCN:   [[V_CMP_CLASS_F32_e64_:%[0-9]+]]:sreg_64 = V_CMP_CLASS_F32_e64 0, [[COPY]], [[COPY1]], implicit $exec
 191   ; GCN:   $vcc = COPY [[V_CMP_CLASS_F32_e64_]]
 192   ; GCN:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 193   ; GCN: bb.1:
 194   bb.0:
 195     liveins: $vgpr0, $vgpr1
 196
 197     %0:vgpr(s32) = COPY $vgpr0
 198     %1:vgpr(s32) = COPY $vgpr1
 199     %2:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), %0:vgpr(s32), %1:vgpr(s32)
 200     G_BRCOND %2(s1), %bb.1
 201
 202   bb.1:
 203
 204 ...
 205
 206 ---
 207
 208 name:            brcond_cmp_logic
 209 legalized:       true
 210 regBankSelected: true
 211
 212 body: |
 213   ; GCN-LABEL: name: brcond_cmp_logic
 214   ; GCN: bb.0:
 215   ; GCN:   successors: %bb.1(0x80000000)
 216   ; GCN:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 217   ; GCN:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 218   ; GCN:   [[COPY2:%[0-9]+]]:vgpr_32 = COPY $vgpr2
 219   ; GCN:   [[COPY3:%[0-9]+]]:vgpr_32 = COPY $vgpr3
 220   ; GCN:   [[V_CMP_EQ_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U32_e64 [[COPY]], [[COPY1]], implicit $exec
 221   ; GCN:   %5:sreg_64_xexec = nofpexcept V_CMP_EQ_F32_e64 0, [[COPY2]], 0, [[COPY3]], 0, implicit $mode, implicit $exec
 222   ; GCN:   [[S_AND_B64_:%[0-9]+]]:sreg_64 = S_AND_B64 [[V_CMP_EQ_U32_e64_]], %5, implicit-def dead $scc
 223   ; GCN:   $vcc = COPY [[S_AND_B64_]]
 224   ; GCN:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 225   ; GCN: bb.1:
 226   bb.0:
 227     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
 228
 229     %0:vgpr(s32) = COPY $vgpr0
 230     %1:vgpr(s32) = COPY $vgpr1
 231     %2:vgpr(s32) = COPY $vgpr2
 232     %3:vgpr(s32) = COPY $vgpr3
 233     %4:vcc(s1) = G_ICMP intpred(eq), %0, %1
 234     %5:vcc(s1) = G_FCMP floatpred(oeq), %2, %3
 235     %6:vcc(s1) = G_AND %4, %5
 236     G_BRCOND %6(s1), %bb.1
 237
 238   bb.1:
 239
 240 ...
 241
 242 ---
 243
 244 name:            brcond_logic
 245 legalized:       true
 246 regBankSelected: true
 247
 248 body:             |
 249   ; GCN-LABEL: name: brcond_logic
 250   ; GCN: bb.0:
 251   ; GCN:   successors: %bb.1(0x80000000)
 252   ; GCN:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 253   ; GCN:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 254   ; GCN:   [[COPY2:%[0-9]+]]:sreg_32 = COPY $sgpr0
 255   ; GCN:   [[S_AND_B32_:%[0-9]+]]:sreg_32 = S_AND_B32 1, [[COPY2]], implicit-def $scc
 256   ; GCN:   [[V_CMP_NE_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_NE_U32_e64 0, [[S_AND_B32_]], implicit $exec
 257   ; GCN:   [[V_CMP_EQ_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U32_e64 [[COPY]], [[COPY1]], implicit $exec
 258   ; GCN:   [[S_AND_B64_:%[0-9]+]]:sreg_64_xexec = S_AND_B64 [[V_CMP_EQ_U32_e64_]], [[V_CMP_NE_U32_e64_]], implicit-def dead $scc
 259   ; GCN:   [[S_AND_B64_1:%[0-9]+]]:sreg_64 = S_AND_B64 [[S_AND_B64_]], $exec, implicit-def $scc
 260   ; GCN:   $vcc = COPY [[S_AND_B64_1]]
 261   ; GCN:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 262   ; GCN: bb.1:
 263   bb.0:
 264     liveins: $sgpr0, $vgpr0, $vgpr1
 265
 266     %0:vgpr(s32) = COPY $vgpr0
 267     %1:vgpr(s32) = COPY $vgpr1
 268     %2:sgpr(s32) = COPY $sgpr0
 269     %3:sgpr(s1) = G_TRUNC %2(s32)
 270     %4:vcc(s1) = COPY %3(s1)
 271     %5:vcc(s1) = G_ICMP intpred(eq), %0, %1
 272     %6:vcc(s1) = G_AND %5, %4
 273     G_BRCOND %6(s1), %bb.1
 274
 275   bb.1:
 276
 277 ...
 278
 279 ---
 280
 281 name:            brcond_logic_const
 282 legalized:       true
 283 regBankSelected: true
 284
 285 body:             |
 286   ; GCN-LABEL: name: brcond_logic_const
 287   ; GCN: bb.0:
 288   ; GCN:   successors: %bb.1(0x80000000)
 289   ; GCN:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
 290   ; GCN:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
 291   ; GCN:   [[V_CMP_EQ_U32_e64_:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U32_e64 [[COPY]], [[COPY1]], implicit $exec
 292   ; GCN:   [[S_MOV_B64_:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 -1
 293   ; GCN:   [[S_XOR_B64_:%[0-9]+]]:sreg_64_xexec = S_XOR_B64 [[V_CMP_EQ_U32_e64_]], [[S_MOV_B64_]], implicit-def dead $scc
 294   ; GCN:   [[S_AND_B64_:%[0-9]+]]:sreg_64 = S_AND_B64 [[S_XOR_B64_]], $exec, implicit-def $scc
 295   ; GCN:   $vcc = COPY [[S_AND_B64_]]
 296   ; GCN:   S_CBRANCH_VCCNZ %bb.1, implicit $vcc
 297   ; GCN: bb.1:
 298   bb.0:
 299     liveins: $vgpr0, $vgpr1
 300
 301     %0:vgpr(s32) = COPY $vgpr0
 302     %1:vgpr(s32) = COPY $vgpr1
 303     %2:vcc(s1) = G_ICMP intpred(eq), %0, %1
 304     %3:sgpr(s1) = G_CONSTANT i1 true
 305     %4:vcc(s1) = COPY %3(s1)
 306     %5:vcc(s1) = G_XOR %2, %4
 307     G_BRCOND %5(s1), %bb.1
 308
 309   bb.1:
 310
 311 ...