llvm/test/CodeGen/AMDGPU/GlobalISel/inst-select-ffloor.s32.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=tahiti -run-pass=instruction-select -verify-machineinstrs -o - %s | FileCheck %s
   3
   4 ---
   5 name: ffloor_s32_vv
   6 legalized: true
   7 regBankSelected: true
   8 tracksRegLiveness: true
   9
  10 body: |
  11   bb.0:
  12     liveins: $vgpr0
  13
  14     ; CHECK-LABEL: name: ffloor_s32_vv
  15     ; CHECK: liveins: $vgpr0
  16     ; CHECK: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  17     ; CHECK: %1:vgpr_32 = nofpexcept V_FLOOR_F32_e64 0, [[COPY]], 0, 0, implicit $mode, implicit $exec
  18     ; CHECK: $vgpr0 = COPY %1
  19     %0:vgpr(s32) = COPY $vgpr0
  20     %1:vgpr(s32) = G_FFLOOR %0
  21     $vgpr0 = COPY %1
  22 ...
  23
  24 ---
  25 name: ffloor_s32_vs
  26 legalized: true
  27 regBankSelected: true
  28 tracksRegLiveness: true
  29
  30 body: |
  31   bb.0:
  32     liveins: $sgpr0
  33
  34     ; CHECK-LABEL: name: ffloor_s32_vs
  35     ; CHECK: liveins: $sgpr0
  36     ; CHECK: [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  37     ; CHECK: %1:vgpr_32 = nofpexcept V_FLOOR_F32_e64 0, [[COPY]], 0, 0, implicit $mode, implicit $exec
  38     ; CHECK: $vgpr0 = COPY %1
  39     %0:sgpr(s32) = COPY $sgpr0
  40     %1:vgpr(s32) = G_FFLOOR %0
  41     $vgpr0 = COPY %1
  42 ...
  43
  44 ---
  45 name: ffloor_fneg_s32_vs
  46 legalized: true
  47 regBankSelected: true
  48 tracksRegLiveness: true
  49
  50 body: |
  51   bb.0:
  52     liveins: $sgpr0
  53
  54     ; CHECK-LABEL: name: ffloor_fneg_s32_vs
  55     ; CHECK: liveins: $sgpr0
  56     ; CHECK: [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  57     ; CHECK: %2:vgpr_32 = nofpexcept V_FLOOR_F32_e64 1, [[COPY]], 0, 0, implicit $mode, implicit $exec
  58     ; CHECK: $vgpr0 = COPY %2
  59     %0:sgpr(s32) = COPY $sgpr0
  60     %1:sgpr(s32) = G_FNEG %0
  61     %2:vgpr(s32) = G_FFLOOR %1
  62     $vgpr0 = COPY %2
  63 ...
  64
  65 ---
  66 name: ffloor_fneg_s32_vv
  67 legalized: true
  68 regBankSelected: true
  69 tracksRegLiveness: true
  70
  71 body: |
  72   bb.0:
  73     liveins: $vgpr0
  74     ; CHECK-LABEL: name: ffloor_fneg_s32_vv
  75     ; CHECK: liveins: $vgpr0
  76     ; CHECK: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  77     ; CHECK: %2:vgpr_32 = nofpexcept V_FLOOR_F32_e64 1, [[COPY]], 0, 0, implicit $mode, implicit $exec
  78     ; CHECK: $vgpr0 = COPY %2
  79     %0:vgpr(s32) = COPY $vgpr0
  80     %1:vgpr(s32) = G_FNEG %0
  81     %2:vgpr(s32) = G_FFLOOR %1
  82     $vgpr0 = COPY %2
  83 ...