llvm/test/CodeGen/AMDGPU/GlobalISel/inst-select-fract.f64.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=gfx1010 -enable-unsafe-fp-math -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 ---
   5 name:            fract_f64_neg
   6 legalized:       true
   7 regBankSelected: true
   8 tracksRegLiveness: true
   9
  10 body: |
  11   bb.1:
  12     liveins: $sgpr0_sgpr1
  13
  14     ; CHECK-LABEL: name: fract_f64_neg
  15     ; CHECK: liveins: $sgpr0_sgpr1
  16     ; CHECK: [[COPY:%[0-9]+]]:sreg_64 = COPY $sgpr0_sgpr1
  17     ; CHECK: [[S_LOAD_DWORDX4_IMM:%[0-9]+]]:sgpr_128 = S_LOAD_DWORDX4_IMM [[COPY]], 36, 0 :: (dereferenceable invariant load (<2 x s64>), align 4, addrspace 4)
  18     ; CHECK: [[COPY1:%[0-9]+]]:sreg_64 = COPY [[S_LOAD_DWORDX4_IMM]].sub0_sub1
  19     ; CHECK: [[COPY2:%[0-9]+]]:sreg_64 = COPY [[S_LOAD_DWORDX4_IMM]].sub2_sub3
  20     ; CHECK: [[S_LOAD_DWORDX2_IMM:%[0-9]+]]:sreg_64_xexec = S_LOAD_DWORDX2_IMM [[COPY2]], 0, 0 :: (load (s64), addrspace 1)
  21     ; CHECK: [[S_MOV_B32_:%[0-9]+]]:sreg_32 = S_MOV_B32 0
  22     ; CHECK: [[S_MOV_B32_1:%[0-9]+]]:sreg_32 = S_MOV_B32 -2147483648
  23     ; CHECK: [[REG_SEQUENCE:%[0-9]+]]:sreg_64 = REG_SEQUENCE [[S_MOV_B32_]], %subreg.sub0, [[S_MOV_B32_1]], %subreg.sub1
  24     ; CHECK: [[COPY3:%[0-9]+]]:vreg_64 = COPY [[REG_SEQUENCE]]
  25     ; CHECK: [[COPY4:%[0-9]+]]:vreg_64 = COPY [[S_LOAD_DWORDX2_IMM]]
  26     ; CHECK: %12:vreg_64 = nofpexcept V_ADD_F64_e64 0, [[COPY3]], 1, [[COPY4]], 0, 0, implicit $mode, implicit $exec
  27     ; CHECK: %15:vreg_64 = nofpexcept V_FRACT_F64_e64 0, %12, 0, 0, implicit $mode, implicit $exec
  28     ; CHECK: [[V_MOV_B32_e32_:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
  29     ; CHECK: GLOBAL_STORE_DWORDX2_SADDR [[V_MOV_B32_e32_]], %15, [[COPY1]], 0, 0, implicit $exec :: (store (s64), addrspace 1)
  30     ; CHECK: S_ENDPGM 0
  31     %2:sgpr(p4) = COPY $sgpr0_sgpr1
  32     %7:sgpr(s64) = G_CONSTANT i64 36
  33     %8:sgpr(p4) = G_PTR_ADD %2, %7(s64)
  34     %9:sgpr(<2 x s64>) = G_LOAD %8(p4) :: (dereferenceable invariant load (<2 x s64>), align 4, addrspace 4)
  35     %10:sgpr(s64), %13:sgpr(s64) = G_UNMERGE_VALUES %9(<2 x s64>)
  36     %15:sgpr(p1) = G_INTTOPTR %13(s64)
  37     %18:sgpr(s64) = G_LOAD %15(p1) :: (load (s64), addrspace 1)
  38     %19:sgpr(s64) = G_FCONSTANT double -0.000000e+00
  39     %24:sgpr(s64) = G_FNEG %18
  40     %25:vgpr(s64) = COPY %19(s64)
  41     %26:vgpr(s64) = COPY %24(s64)
  42     %20:vgpr(s64) = G_FADD %25, %26
  43     %21:vgpr(s64) = G_FFLOOR %20
  44     %23:vgpr(s64) = G_FNEG %21
  45     %22:vgpr(s64) = G_FADD %20, %23
  46     %12:sgpr(p1) = G_INTTOPTR %10(s64)
  47     %27:vgpr(p1) = COPY %12(p1)
  48     G_STORE %22(s64), %27(p1) :: (store (s64), addrspace 1)
  49     S_ENDPGM 0
  50 ...
  51
  52 ---
  53 name:            fract_f64_neg_abs
  54 legalized:       true
  55 regBankSelected: true
  56 tracksRegLiveness: true
  57
  58 body: |
  59   bb.1:
  60     liveins: $sgpr0_sgpr1
  61
  62     ; CHECK-LABEL: name: fract_f64_neg_abs
  63     ; CHECK: liveins: $sgpr0_sgpr1
  64     ; CHECK: [[COPY:%[0-9]+]]:sreg_64 = COPY $sgpr0_sgpr1
  65     ; CHECK: [[S_LOAD_DWORDX4_IMM:%[0-9]+]]:sgpr_128 =
  66     ; S_LOAD_DWORDX4_IMM [[COPY]], 36, 0 :: (dereferenceable invariant load (<2 x s64>), align 4, addrspace 4)
  67     ; CHECK: [[COPY1:%[0-9]+]]:sreg_64 = COPY [[S_LOAD_DWORDX4_IMM]].sub0_sub1
  68     ; CHECK: [[COPY2:%[0-9]+]]:sreg_64 = COPY [[S_LOAD_DWORDX4_IMM]].sub2_sub3
  69     ; CHECK: [[S_LOAD_DWORDX2_IMM:%[0-9]+]]:sreg_64_xexec = S_LOAD_DWORDX2_IMM [[COPY2]], 0, 0 :: (load (s64), addrspace 1)
  70     ; CHECK: [[S_MOV_B32_:%[0-9]+]]:sreg_32 = S_MOV_B32 0
  71     ; CHECK: [[S_MOV_B32_1:%[0-9]+]]:sreg_32 = S_MOV_B32 -2147483648
  72     ; CHECK: [[REG_SEQUENCE:%[0-9]+]]:sreg_64 = REG_SEQUENCE [[S_MOV_B32_]], %subreg.sub0, [[S_MOV_B32_1]], %subreg.sub1
  73     ; CHECK: [[COPY3:%[0-9]+]]:vreg_64 = COPY [[REG_SEQUENCE]]
  74     ; CHECK: [[COPY4:%[0-9]+]]:vreg_64 = COPY [[S_LOAD_DWORDX2_IMM]]
  75     ; CHECK: %13:vreg_64 = nofpexcept V_ADD_F64_e64 0, [[COPY3]], 3, [[COPY4]], 0, 0, implicit $mode, implicit $exec
  76     ; CHECK: %16:vreg_64 = nofpexcept V_FRACT_F64_e64 0, %13, 0, 0, implicit $mode, implicit $exec
  77     ; CHECK: [[V_MOV_B32_e32_:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
  78     ; CHECK: GLOBAL_STORE_DWORDX2_SADDR [[V_MOV_B32_e32_]], %16, [[COPY1]], 0, 0, implicit $exec :: (store (s64), addrspace 1)
  79     ; CHECK: S_ENDPGM 0
  80     %2:sgpr(p4) = COPY $sgpr0_sgpr1
  81     %7:sgpr(s64) = G_CONSTANT i64 36
  82     %8:sgpr(p4) = G_PTR_ADD %2, %7(s64)
  83     %9:sgpr(<2 x s64>) = G_LOAD %8(p4) :: (dereferenceable invariant load (<2 x s64>), align 4, addrspace 4)
  84     %10:sgpr(s64), %13:sgpr(s64) = G_UNMERGE_VALUES %9(<2 x s64>)
  85     %15:sgpr(p1) = G_INTTOPTR %13(s64)
  86     %18:sgpr(s64) = G_LOAD %15(p1) :: (load (s64), addrspace 1)
  87     %19:sgpr(s64) = G_FABS %18
  88     %20:sgpr(s64) = G_FCONSTANT double -0.000000e+00
  89     %25:sgpr(s64) = G_FNEG %19
  90     %26:vgpr(s64) = COPY %20(s64)
  91     %27:vgpr(s64) = COPY %25(s64)
  92     %21:vgpr(s64) = G_FADD %26, %27
  93     %22:vgpr(s64) = G_FFLOOR %21
  94     %24:vgpr(s64) = G_FNEG %22
  95     %23:vgpr(s64) = G_FADD %21, %24
  96     %12:sgpr(p1) = G_INTTOPTR %10(s64)
  97     %28:vgpr(p1) = COPY %12(p1)
  98     G_STORE %23(s64), %28(p1) :: (store (s64), addrspace 1)
  99     S_ENDPGM 0
 100 ...