llvm/test/CodeGen/AMDGPU/GlobalISel/inst-select-pattern-or3.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=instruction-select -verify-machineinstrs -o - %s  | FileCheck -check-prefix=GFX8 %s
   3 # RUN: llc -march=amdgcn -mcpu=gfx900 -run-pass=instruction-select -verify-machineinstrs -o - %s  | FileCheck -check-prefix=GFX9 %s
   4 # RUN: llc -march=amdgcn -mcpu=gfx1010 -run-pass=instruction-select -verify-machineinstrs -o - %s  | FileCheck -check-prefix=GFX9 %s
   5
   6 ---
   7
   8 name:            or_s32_sgpr_sgpr_sgpr
   9 legalized:       true
  10 regBankSelected: true
  11 tracksRegLiveness: true
  12
  13 body: |
  14   bb.0:
  15     liveins: $sgpr0, $sgpr1, $sgpr2
  16     ; GFX8-LABEL: name: or_s32_sgpr_sgpr_sgpr
  17     ; GFX8: liveins: $sgpr0, $sgpr1, $sgpr2
  18     ; GFX8: [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  19     ; GFX8: [[COPY1:%[0-9]+]]:sreg_32 = COPY $sgpr1
  20     ; GFX8: [[COPY2:%[0-9]+]]:sreg_32 = COPY $sgpr2
  21     ; GFX8: [[S_OR_B32_:%[0-9]+]]:sreg_32 = S_OR_B32 [[COPY]], [[COPY1]], implicit-def $scc
  22     ; GFX8: [[S_OR_B32_1:%[0-9]+]]:sreg_32 = S_OR_B32 [[S_OR_B32_]], [[COPY2]], implicit-def $scc
  23     ; GFX8: S_ENDPGM 0, implicit [[S_OR_B32_1]]
  24     ; GFX9-LABEL: name: or_s32_sgpr_sgpr_sgpr
  25     ; GFX9: liveins: $sgpr0, $sgpr1, $sgpr2
  26     ; GFX9: [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  27     ; GFX9: [[COPY1:%[0-9]+]]:sreg_32 = COPY $sgpr1
  28     ; GFX9: [[COPY2:%[0-9]+]]:sreg_32 = COPY $sgpr2
  29     ; GFX9: [[S_OR_B32_:%[0-9]+]]:sreg_32 = S_OR_B32 [[COPY]], [[COPY1]], implicit-def $scc
  30     ; GFX9: [[S_OR_B32_1:%[0-9]+]]:sreg_32 = S_OR_B32 [[S_OR_B32_]], [[COPY2]], implicit-def $scc
  31     ; GFX9: S_ENDPGM 0, implicit [[S_OR_B32_1]]
  32     %0:sgpr(s32) = COPY $sgpr0
  33     %1:sgpr(s32) = COPY $sgpr1
  34     %2:sgpr(s32) = COPY $sgpr2
  35     %3:sgpr(s32) = G_OR %0, %1
  36     %4:sgpr(s32) = G_OR %3, %2
  37     S_ENDPGM 0, implicit %4
  38 ...
  39
  40 ---
  41
  42 name:            or_s32_vgpr_vgpr_vgpr
  43 legalized:       true
  44 regBankSelected: true
  45 tracksRegLiveness: true
  46
  47 body: |
  48   bb.0:
  49     liveins: $vgpr0, $vgpr1, $vgpr2
  50     ; GFX8-LABEL: name: or_s32_vgpr_vgpr_vgpr
  51     ; GFX8: liveins: $vgpr0, $vgpr1, $vgpr2
  52     ; GFX8: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  53     ; GFX8: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  54     ; GFX8: [[COPY2:%[0-9]+]]:vgpr_32 = COPY $vgpr2
  55     ; GFX8: [[V_OR_B32_e64_:%[0-9]+]]:vgpr_32 = V_OR_B32_e64 [[COPY]], [[COPY1]], implicit $exec
  56     ; GFX8: [[V_OR_B32_e64_1:%[0-9]+]]:vgpr_32 = V_OR_B32_e64 [[V_OR_B32_e64_]], [[COPY2]], implicit $exec
  57     ; GFX8: S_ENDPGM 0, implicit [[V_OR_B32_e64_1]]
  58     ; GFX9-LABEL: name: or_s32_vgpr_vgpr_vgpr
  59     ; GFX9: liveins: $vgpr0, $vgpr1, $vgpr2
  60     ; GFX9: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  61     ; GFX9: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  62     ; GFX9: [[COPY2:%[0-9]+]]:vgpr_32 = COPY $vgpr2
  63     ; GFX9: [[V_OR3_B32_e64_:%[0-9]+]]:vgpr_32 = V_OR3_B32_e64 [[COPY]], [[COPY1]], [[COPY2]], implicit $exec
  64     ; GFX9: S_ENDPGM 0, implicit [[V_OR3_B32_e64_]]
  65     %0:vgpr(s32) = COPY $vgpr0
  66     %1:vgpr(s32) = COPY $vgpr1
  67     %2:vgpr(s32) = COPY $vgpr2
  68     %3:vgpr(s32) = G_OR %0, %1
  69     %4:vgpr(s32) = G_OR %3, %2
  70     S_ENDPGM 0, implicit %4
  71 ...
  72
  73 ---
  74
  75 name:            or_s32_vgpr_vgpr_vgpr_multi_use
  76 legalized:       true
  77 regBankSelected: true
  78 tracksRegLiveness: true
  79
  80 body: |
  81   bb.0:
  82     liveins: $vgpr0, $vgpr1, $vgpr2
  83     ; GFX8-LABEL: name: or_s32_vgpr_vgpr_vgpr_multi_use
  84     ; GFX8: liveins: $vgpr0, $vgpr1, $vgpr2
  85     ; GFX8: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  86     ; GFX8: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  87     ; GFX8: [[COPY2:%[0-9]+]]:vgpr_32 = COPY $vgpr2
  88     ; GFX8: [[V_OR_B32_e64_:%[0-9]+]]:vgpr_32 = V_OR_B32_e64 [[COPY]], [[COPY1]], implicit $exec
  89     ; GFX8: [[V_OR_B32_e64_1:%[0-9]+]]:vgpr_32 = V_OR_B32_e64 [[V_OR_B32_e64_]], [[COPY2]], implicit $exec
  90     ; GFX8: S_ENDPGM 0, implicit [[V_OR_B32_e64_1]], implicit [[V_OR_B32_e64_]]
  91     ; GFX9-LABEL: name: or_s32_vgpr_vgpr_vgpr_multi_use
  92     ; GFX9: liveins: $vgpr0, $vgpr1, $vgpr2
  93     ; GFX9: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  94     ; GFX9: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  95     ; GFX9: [[COPY2:%[0-9]+]]:vgpr_32 = COPY $vgpr2
  96     ; GFX9: [[V_OR_B32_e64_:%[0-9]+]]:vgpr_32 = V_OR_B32_e64 [[COPY]], [[COPY1]], implicit $exec
  97     ; GFX9: [[V_OR_B32_e64_1:%[0-9]+]]:vgpr_32 = V_OR_B32_e64 [[V_OR_B32_e64_]], [[COPY2]], implicit $exec
  98     ; GFX9: S_ENDPGM 0, implicit [[V_OR_B32_e64_1]], implicit [[V_OR_B32_e64_]]
  99     %0:vgpr(s32) = COPY $vgpr0
 100     %1:vgpr(s32) = COPY $vgpr1
 101     %2:vgpr(s32) = COPY $vgpr2
 102     %3:vgpr(s32) = G_OR %0, %1
 103     %4:vgpr(s32) = G_OR %3, %2
 104     S_ENDPGM 0, implicit %4, implicit %3
 105 ...
 106