llvm/test/CodeGen/AMDGPU/GlobalISel/legalize-memcpyinline.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-- -run-pass=legalizer -verify-machineinstrs -o - %s | FileCheck %s
   3
   4 ---
   5 name:            memcpyinline_test
   6 body:             |
   7   bb.0:
   8     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
   9
  10     ; CHECK-LABEL: name: memcpyinline_test
  11     ; CHECK: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  12     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:_(s32) = COPY $vgpr1
  13     ; CHECK-NEXT: [[MV:%[0-9]+]]:_(p0) = G_MERGE_VALUES [[COPY]](s32), [[COPY1]](s32)
  14     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:_(s32) = COPY $vgpr2
  15     ; CHECK-NEXT: [[COPY3:%[0-9]+]]:_(s32) = COPY $vgpr3
  16     ; CHECK-NEXT: [[MV1:%[0-9]+]]:_(p0) = G_MERGE_VALUES [[COPY2]](s32), [[COPY3]](s32)
  17     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(s32) = G_LOAD [[MV1]](p0) :: (load (s8))
  18     ; CHECK-NEXT: G_STORE [[LOAD]](s32), [[MV]](p0) :: (store (s8))
  19     ; CHECK-NEXT: S_ENDPGM 0
  20     %0:_(s32) = COPY $vgpr0
  21     %1:_(s32) = COPY $vgpr1
  22     %2:_(p0) = G_MERGE_VALUES %0:_(s32), %1:_(s32)
  23     %3:_(s32) = COPY $vgpr2
  24     %4:_(s32) = COPY $vgpr3
  25     %5:_(p0) = G_MERGE_VALUES %3:_(s32), %4:_(s32)
  26     %6:_(s32) = G_CONSTANT i32 1
  27     %7:_(s64) = G_ZEXT %6:_(s32)
  28     G_MEMCPY_INLINE %2:_(p0), %5:_(p0), %7:_(s64) :: (store (s8)), (load (s8))
  29     S_ENDPGM 0
  30
  31 ...