llvm/test/CodeGen/AMDGPU/GlobalISel/llvm.amdgcn.if.break.i32.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -global-isel -mtriple=amdgcn--amdhsa -mcpu=gfx1010 -mattr=+wavefrontsize32,-wavefrontsize64 -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   3
   4 define amdgpu_kernel void @test_wave32(i32 %arg0, [8 x i32], i32 %saved) {
   5 ; GCN-LABEL: test_wave32:
   6 ; GCN:       ; %bb.0: ; %entry
   7 ; GCN-NEXT:    s_clause 0x1
   8 ; GCN-NEXT:    s_load_dword s0, s[4:5], 0x0
   9 ; GCN-NEXT:    s_load_dword s1, s[4:5], 0x24
  10 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
  11 ; GCN-NEXT:    s_cmp_eq_u32 s0, 0
  12 ; GCN-NEXT:    s_cselect_b32 s0, 1, 0
  13 ; GCN-NEXT:    s_and_b32 s0, 1, s0
  14 ; GCN-NEXT:    v_cmp_ne_u32_e64 s0, 0, s0
  15 ; GCN-NEXT:    s_or_b32 s0, s0, s1
  16 ; GCN-NEXT:    v_mov_b32_e32 v0, s0
  17 ; GCN-NEXT:    global_store_dword v[0:1], v0, off
  18 ; GCN-NEXT:    s_waitcnt_vscnt null, 0x0
  19 ; GCN-NEXT:    s_endpgm
  20 entry:
  21   %cond = icmp eq i32 %arg0, 0
  22   %break = call i32 @llvm.amdgcn.if.break.i32(i1 %cond, i32 %saved)
  23   store volatile i32 %break, i32 addrspace(1)* undef
  24   ret void
  25 }
  26
  27 declare i32 @llvm.amdgcn.if.break.i32(i1, i32)