llvm/test/CodeGen/AMDGPU/GlobalISel/regbankselect-amdgcn.interp.p2.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect -regbankselect-fast -verify-machineinstrs -o - %s | FileCheck %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect -regbankselect-greedy -verify-machineinstrs -o - %s | FileCheck %s
   4
   5 ---
   6 name: interp_p2_sss
   7 legalized: true
   8 tracksRegLiveness: true
   9
  10 body: |
  11   bb.0:
  12     liveins: $sgpr0, $sgpr1, $sgpr2
  13     ; CHECK-LABEL: name: interp_p2_sss
  14     ; CHECK: liveins: $sgpr0, $sgpr1, $sgpr2
  15     ; CHECK: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  16     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  17     ; CHECK: [[COPY2:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  18     ; CHECK: [[COPY3:%[0-9]+]]:vgpr(s32) = COPY [[COPY]](s32)
  19     ; CHECK: [[COPY4:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  20     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.interp.p2), [[COPY3]](s32), [[COPY4]](s32), 1, 1, [[COPY2]](s32)
  21     %0:_(s32) = COPY $sgpr0
  22     %1:_(s32) = COPY $sgpr1
  23     %2:_(s32) = COPY $sgpr2
  24     %3:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.interp.p2), %0, %1, 1, 1, %2
  25 ...
  26
  27 ---
  28 name: interp_p2_ssv
  29 legalized: true
  30 tracksRegLiveness: true
  31
  32 body: |
  33   bb.0:
  34     liveins: $sgpr0, $sgpr1, $vgpr0
  35     ; CHECK-LABEL: name: interp_p2_ssv
  36     ; CHECK: liveins: $sgpr0, $sgpr1, $vgpr0
  37     ; CHECK: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  38     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  39     ; CHECK: [[COPY2:%[0-9]+]]:vgpr_32(s32) = COPY $vgpr0
  40     ; CHECK: [[COPY3:%[0-9]+]]:vgpr(s32) = COPY [[COPY]](s32)
  41     ; CHECK: [[COPY4:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  42     ; CHECK: [[V_READFIRSTLANE_B32_:%[0-9]+]]:sreg_32(s32) = V_READFIRSTLANE_B32 [[COPY2]](s32), implicit $exec
  43     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.interp.p2), [[COPY3]](s32), [[COPY4]](s32), 1, 1, [[V_READFIRSTLANE_B32_]](s32)
  44     %0:_(s32) = COPY $sgpr0
  45     %1:_(s32) = COPY $sgpr1
  46     %2:_(s32) = COPY  $vgpr0
  47     %3:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.interp.p2), %0, %1, 1, 1, %2
  48 ...