llvm/test/CodeGen/AArch64/GlobalISel/irtranslator-split-vector-arg.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 ; RUN: llc -global-isel -global-isel-abort=1 %s -stop-after=irtranslator -o - | FileCheck %s
   3 target triple = "aarch64-apple-ios"
   4
   5 ; Check that we correctly split %arg into two vector registers of
   6 ; size <2 x i64>.
   7 define hidden fastcc <4 x float> @foo(<4 x i64> %arg) unnamed_addr #0 {
   8   ; CHECK-LABEL: name: foo
   9   ; CHECK: bb.1.bb:
  10   ; CHECK:   liveins: $q0, $q1
  11   ; CHECK:   [[COPY:%[0-9]+]]:_(<2 x s64>) = COPY $q0
  12   ; CHECK:   [[COPY1:%[0-9]+]]:_(<2 x s64>) = COPY $q1
  13   ; CHECK:   [[CONCAT_VECTORS:%[0-9]+]]:_(<4 x s64>) = G_CONCAT_VECTORS [[COPY]](<2 x s64>), [[COPY1]](<2 x s64>)
  14   ; CHECK:   [[UITOFP:%[0-9]+]]:_(<4 x s32>) = G_UITOFP [[CONCAT_VECTORS]](<4 x s64>)
  15   ; CHECK:   $q0 = COPY [[UITOFP]](<4 x s32>)
  16   ; CHECK:   RET_ReallyLR implicit $q0
  17 bb:
  18   %tmp = uitofp <4 x i64> %arg to <4 x float>
  19   ret <4 x float> %tmp
  20 }
  21
  22 attributes #0 = { nounwind readnone }