llvm/test/CodeGen/AArch64/GlobalISel/postlegalizer-combiner-sameopcode-hands-crash.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple aarch64 -run-pass=aarch64-postlegalizer-combiner -verify-machineinstrs %s -o - | FileCheck %s
   3 ---
   4 name:            crash_fn
   5 alignment:       4
   6 tracksRegLiveness: true
   7 legalized:         true
   8 body:             |
   9   bb.1:
  10     ; CHECK-LABEL: name: crash_fn
  11     ; CHECK: [[C:%[0-9]+]]:_(p0) = G_CONSTANT i64 0
  12     ; CHECK-NEXT: [[ZEXTLOAD:%[0-9]+]]:_(s32) = G_ZEXTLOAD [[C]](p0) :: (load (s16), align 8)
  13     ; CHECK-NEXT: [[ZEXTLOAD1:%[0-9]+]]:_(s32) = G_ZEXTLOAD [[C]](p0) :: (load (s16))
  14     ; CHECK-NEXT: [[AND:%[0-9]+]]:_(s32) = G_AND [[ZEXTLOAD1]], [[ZEXTLOAD]]
  15     ; CHECK-NEXT: $w0 = COPY [[AND]](s32)
  16     ; CHECK-NEXT: RET_ReallyLR implicit $w0
  17     %1:_(p0) = G_CONSTANT i64 0
  18     %6:_(s32) = G_CONSTANT i32 0
  19     %9:_(s1) = G_CONSTANT i1 false
  20     %0:_(s16) = G_LOAD %1(p0) :: (load (s16), align 8)
  21     %2:_(s32) = G_ZEXT %0(s16)
  22     %3:_(s16) = G_LOAD %1(p0) :: (load (s16))
  23     %4:_(s32) = G_ZEXT %3(s16)
  24     %5:_(s32) = G_AND %4, %2
  25     $w0 = COPY %5(s32)
  26     RET_ReallyLR implicit $w0
  27
  28 ...