llvm/test/CodeGen/AArch64/GlobalISel/regbank-ceil.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64 -run-pass=regbankselect -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 ...
   5 ---
   6 name:            load_gets_fpr
   7 legalized:       true
   8 regBankSelected: false
   9 tracksRegLiveness: true
  10 body:             |
  11   bb.0:
  12     liveins: $x0
  13     ; CHECK-LABEL: name: load_gets_fpr
  14     ; CHECK: liveins: $x0
  15     ; CHECK: %ptr:gpr(p0) = COPY $x0
  16     ; CHECK: %load:fpr(s32) = G_LOAD %ptr(p0) :: (load (s32))
  17     ; CHECK: %fceil:fpr(s32) = G_FCEIL %load
  18     ; CHECK: $s0 = COPY %fceil(s32)
  19     ; CHECK: RET_ReallyLR implicit $s0
  20     %ptr:_(p0) = COPY $x0
  21     %load:_(s32) = G_LOAD %ptr(p0) :: (load (s32))
  22     %fceil:_(s32) = G_FCEIL %load
  23     $s0 = COPY %fceil:_(s32)
  24     RET_ReallyLR implicit $s0
  25
  26 ...