llvm/test/CodeGen/AArch64/GlobalISel/regbank-fcmp.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64 -run-pass=regbankselect -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 ...
   5 ---
   6 name:            vector
   7 legalized: true
   8 tracksRegLiveness: true
   9 body:             |
  10   bb.0:
  11   liveins: $q0, $q1
  12     ; Vectors should always end up on a FPR.
  13
  14     ; CHECK-LABEL: name: vector
  15     ; CHECK: liveins: $q0, $q1
  16     ; CHECK: %x:fpr(<2 x s64>) = COPY $q0
  17     ; CHECK: %y:fpr(<2 x s64>) = COPY $q1
  18     ; CHECK: %fcmp:fpr(<2 x s64>) = G_FCMP floatpred(olt), %x(<2 x s64>), %y
  19     ; CHECK: $q0 = COPY %fcmp(<2 x s64>)
  20     ; CHECK: RET_ReallyLR implicit $q0
  21     %x:_(<2 x s64>) = COPY $q0
  22     %y:_(<2 x s64>) = COPY $q1
  23     %fcmp:_(<2 x s64>) = G_FCMP floatpred(olt), %x:_(<2 x s64>), %y:_
  24     $q0 = COPY %fcmp
  25     RET_ReallyLR implicit $q0
  26 ...