llvm/test/CodeGen/AArch64/GlobalISel/select-fma.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -O0 -mtriple=aarch64-- -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 --- |
   5   target datalayout = "e-m:o-i64:64-i128:128-n32:64-S128"
   6
   7   define void @FMADDSrrr_fpr() { ret void }
   8 ...
   9
  10 ---
  11 name:            FMADDSrrr_fpr
  12 legalized:       true
  13 regBankSelected: true
  14
  15 registers:
  16   - { id: 0, class: fpr }
  17   - { id: 1, class: fpr }
  18   - { id: 2, class: fpr }
  19   - { id: 3, class: fpr }
  20
  21 body:             |
  22   bb.0:
  23     liveins: $w0, $w1, $w2
  24
  25     ; CHECK-LABEL: name: FMADDSrrr_fpr
  26     ; CHECK: [[COPY:%[0-9]+]]:fpr32 = COPY $w0
  27     ; CHECK: [[COPY1:%[0-9]+]]:fpr32 = COPY $w1
  28     ; CHECK: [[COPY2:%[0-9]+]]:fpr32 = COPY $w2
  29     ; CHECK: [[FMADDSrrr:%[0-9]+]]:fpr32 = nofpexcept FMADDSrrr [[COPY]], [[COPY1]], [[COPY2]]
  30     ; CHECK: $w0 = COPY [[FMADDSrrr]]
  31     %0(s32) = COPY $w0
  32     %1(s32) = COPY $w1
  33     %2(s32) = COPY $w2
  34     %3(s32) = G_FMA %0, %1, %2
  35     $w0 = COPY %3
  36 ...