llvm/test/CodeGen/AArch64/GlobalISel/select-to-fmin-fmax.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple aarch64 -mattr=+fullfp16 -global-isel -global-isel-abort=1 -verify-machineinstrs %s -o - | FileCheck %s
   3 define half @test_s16(half %a) #0 {
   4 ; CHECK-LABEL: test_s16:
   5 ; CHECK:       // %bb.0: // %entry
   6 ; CHECK-NEXT:    movi d1, #0000000000000000
   7 ; CHECK-NEXT:    fmax h0, h1, h0
   8 ; CHECK-NEXT:    ret
   9 entry:
  10   %fcmp = fcmp olt half %a, 0.0
  11   %sel = select i1 %fcmp, half 0.0, half %a
  12   ret half %sel
  13 }
  14
  15 define float @test_s32(float %a) #0 {
  16 ; CHECK-LABEL: test_s32:
  17 ; CHECK:       // %bb.0: // %entry
  18 ; CHECK-NEXT:    movi d1, #0000000000000000
  19 ; CHECK-NEXT:    fmax s0, s1, s0
  20 ; CHECK-NEXT:    ret
  21 entry:
  22   %fcmp = fcmp olt float %a, 0.0
  23   %sel = select i1 %fcmp, float 0.0, float %a
  24   ret float %sel
  25 }
  26
  27 define double @test_s64(double %a) #0 {
  28 ; CHECK-LABEL: test_s64:
  29 ; CHECK:       // %bb.0: // %entry
  30 ; CHECK-NEXT:    movi d1, #0000000000000000
  31 ; CHECK-NEXT:    fmax d0, d1, d0
  32 ; CHECK-NEXT:    ret
  33 entry:
  34   %fcmp = fcmp olt double %a, 0.0
  35   %sel = select i1 %fcmp, double 0.0, double %a
  36   ret double %sel
  37 }
  38
  39 define <4 x half> @test_v4s16(<4 x half> %a) #0 {
  40 ; CHECK-LABEL: test_v4s16:
  41 ; CHECK:       // %bb.0: // %entry
  42 ; CHECK-NEXT:    movi d1, #0000000000000000
  43 ; CHECK-NEXT:    dup v1.4h, v1.h[0]
  44 ; CHECK-NEXT:    fmax v0.4h, v1.4h, v0.4h
  45 ; CHECK-NEXT:    ret
  46 entry:
  47   %fcmp = fcmp olt <4 x half> %a, zeroinitializer
  48   %sel = select <4 x i1> %fcmp, <4 x half> zeroinitializer, <4 x half> %a
  49   ret <4 x half> %sel
  50 }
  51
  52 define <8 x half> @test_v8s16(<8 x half> %a) #0 {
  53 ; CHECK-LABEL: test_v8s16:
  54 ; CHECK:       // %bb.0: // %entry
  55 ; CHECK-NEXT:    movi d1, #0000000000000000
  56 ; CHECK-NEXT:    dup v1.8h, v1.h[0]
  57 ; CHECK-NEXT:    fmax v0.8h, v1.8h, v0.8h
  58 ; CHECK-NEXT:    ret
  59 entry:
  60   %fcmp = fcmp olt <8 x half> %a, zeroinitializer
  61   %sel = select <8 x i1> %fcmp, <8 x half> zeroinitializer, <8 x half> %a
  62   ret <8 x half> %sel
  63 }
  64
  65 define <2 x float> @test_v2s32(<2 x float> %a) #0 {
  66 ; CHECK-LABEL: test_v2s32:
  67 ; CHECK:       // %bb.0: // %entry
  68 ; CHECK-NEXT:    movi d1, #0000000000000000
  69 ; CHECK-NEXT:    dup v1.2s, v1.s[0]
  70 ; CHECK-NEXT:    fmax v0.2s, v1.2s, v0.2s
  71 ; CHECK-NEXT:    ret
  72 entry:
  73   %fcmp = fcmp olt <2 x float> %a, zeroinitializer
  74   %sel = select <2 x i1> %fcmp, <2 x float> zeroinitializer, <2 x float> %a
  75   ret <2 x float> %sel
  76 }
  77
  78 define <4 x float> @test_v4s32(<4 x float> %a) #0 {
  79 ; CHECK-LABEL: test_v4s32:
  80 ; CHECK:       // %bb.0: // %entry
  81 ; CHECK-NEXT:    movi d1, #0000000000000000
  82 ; CHECK-NEXT:    dup v1.4s, v1.s[0]
  83 ; CHECK-NEXT:    fmax v0.4s, v1.4s, v0.4s
  84 ; CHECK-NEXT:    ret
  85 entry:
  86   %fcmp = fcmp olt <4 x float> %a, zeroinitializer
  87   %sel = select <4 x i1> %fcmp, <4 x float> zeroinitializer, <4 x float> %a
  88   ret <4 x float> %sel
  89 }
  90
  91 define <2 x double> @test_v2s64(<2 x double> %a) #0 {
  92 ; CHECK-LABEL: test_v2s64:
  93 ; CHECK:       // %bb.0: // %entry
  94 ; CHECK-NEXT:    movi d1, #0000000000000000
  95 ; CHECK-NEXT:    dup v1.2d, v1.d[0]
  96 ; CHECK-NEXT:    fmax v0.2d, v1.2d, v0.2d
  97 ; CHECK-NEXT:    ret
  98 entry:
  99   %fcmp = fcmp olt <2 x double> %a, zeroinitializer
 100   %sel = select <2 x i1> %fcmp, <2 x double> zeroinitializer, <2 x double> %a
 101   ret <2 x double> %sel
 102 }
 103