llvm/test/CodeGen/AArch64/GlobalISel/tbz-sgt.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple aarch64-unknown-unknown -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s
   3 #
   4 # Test that we can produce a tbz when we have a sgt compare against -1.
   5 #
   6 # The bit tested should be the size of the test register minus 1.
   7 #
   8
   9 ...
  10 ---
  11 name:            tbzx_sgt
  12 alignment:       4
  13 legalized:       true
  14 regBankSelected: true
  15 body:             |
  16   ; CHECK-LABEL: name: tbzx_sgt
  17   ; CHECK: bb.0:
  18   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
  19   ; CHECK-NEXT:   liveins: $x0
  20   ; CHECK-NEXT: {{  $}}
  21   ; CHECK-NEXT:   %copy:gpr64 = COPY $x0
  22   ; CHECK-NEXT:   TBZX %copy, 63, %bb.1
  23   ; CHECK-NEXT:   B %bb.0
  24   ; CHECK-NEXT: {{  $}}
  25   ; CHECK-NEXT: bb.1:
  26   ; CHECK-NEXT:   RET_ReallyLR
  27   bb.0:
  28     successors: %bb.0, %bb.1
  29     liveins: $x0
  30     %copy:gpr(s64) = COPY $x0
  31     %negative_one:gpr(s64) = G_CONSTANT i64 -1
  32     %cmp:gpr(s32) = G_ICMP intpred(sgt), %copy(s64), %negative_one
  33     G_BRCOND %cmp, %bb.1
  34     G_BR %bb.0
  35   bb.1:
  36     RET_ReallyLR
  37
  38 ...
  39 ---
  40 name:            tbzw_sgt
  41 alignment:       4
  42 legalized:       true
  43 regBankSelected: true
  44 body:             |
  45   ; CHECK-LABEL: name: tbzw_sgt
  46   ; CHECK: bb.0:
  47   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
  48   ; CHECK-NEXT:   liveins: $x0
  49   ; CHECK-NEXT: {{  $}}
  50   ; CHECK-NEXT:   %copy:gpr32 = COPY $w0
  51   ; CHECK-NEXT:   TBZW %copy, 31, %bb.1
  52   ; CHECK-NEXT:   B %bb.0
  53   ; CHECK-NEXT: {{  $}}
  54   ; CHECK-NEXT: bb.1:
  55   ; CHECK-NEXT:   RET_ReallyLR
  56   bb.0:
  57     successors: %bb.0, %bb.1
  58     liveins: $x0
  59     %copy:gpr(s32) = COPY $w0
  60     %negative_one:gpr(s32) = G_CONSTANT i32 -1
  61     %cmp:gpr(s32) = G_ICMP intpred(sgt), %copy(s32), %negative_one
  62     G_BRCOND %cmp, %bb.1
  63     G_BR %bb.0
  64   bb.1:
  65     RET_ReallyLR
  66
  67 ...
  68 ---
  69 name:            no_tbz_not_negative_one
  70 alignment:       4
  71 legalized:       true
  72 regBankSelected: true
  73 body:             |
  74   ; CHECK-LABEL: name: no_tbz_not_negative_one
  75   ; CHECK: bb.0:
  76   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
  77   ; CHECK-NEXT:   liveins: $x0
  78   ; CHECK-NEXT: {{  $}}
  79   ; CHECK-NEXT:   %copy:gpr32sp = COPY $w0
  80   ; CHECK-NEXT:   [[SUBSWri:%[0-9]+]]:gpr32 = SUBSWri %copy, 1, 0, implicit-def $nzcv
  81   ; CHECK-NEXT:   Bcc 12, %bb.1, implicit $nzcv
  82   ; CHECK-NEXT:   B %bb.0
  83   ; CHECK-NEXT: {{  $}}
  84   ; CHECK-NEXT: bb.1:
  85   ; CHECK-NEXT:   RET_ReallyLR
  86   bb.0:
  87     successors: %bb.0, %bb.1
  88     liveins: $x0
  89     %copy:gpr(s32) = COPY $w0
  90     %one:gpr(s32) = G_CONSTANT i32 1
  91     %cmp:gpr(s32) = G_ICMP intpred(sgt), %copy(s32), %one
  92     G_BRCOND %cmp, %bb.1
  93     G_BR %bb.0
  94   bb.1:
  95     RET_ReallyLR
  96
  97 ...
  98 ---
  99 name:            dont_fold_and
 100 alignment:       4
 101 legalized:       true
 102 regBankSelected: true
 103 body:             |
 104   ; CHECK-LABEL: name: dont_fold_and
 105   ; CHECK: bb.0:
 106   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
 107   ; CHECK-NEXT:   liveins: $x0
 108   ; CHECK-NEXT: {{  $}}
 109   ; CHECK-NEXT:   %copy:gpr64 = COPY $x0
 110   ; CHECK-NEXT:   %and:gpr64sp = ANDXri %copy, 8000
 111   ; CHECK-NEXT:   [[ADDSXri:%[0-9]+]]:gpr64 = ADDSXri %and, 1, 0, implicit-def $nzcv
 112   ; CHECK-NEXT:   Bcc 12, %bb.1, implicit $nzcv
 113   ; CHECK-NEXT:   B %bb.0
 114   ; CHECK-NEXT: {{  $}}
 115   ; CHECK-NEXT: bb.1:
 116   ; CHECK-NEXT:   RET_ReallyLR
 117   bb.0:
 118     successors: %bb.0, %bb.1
 119     liveins: $x0
 120     %copy:gpr(s64) = COPY $x0
 121     %bit:gpr(s64) = G_CONSTANT i64 8
 122     %negative_one:gpr(s64) = G_CONSTANT i64 -1
 123     %c:gpr(s64) = G_CONSTANT i64 8
 124     %and:gpr(s64) = G_AND %copy, %bit
 125     %cmp:gpr(s32) = G_ICMP intpred(sgt), %and(s64), %negative_one
 126     G_BRCOND %cmp, %bb.1
 127     G_BR %bb.0
 128   bb.1:
 129     RET_ReallyLR
 130
 131 ...
 132 ---
 133 name:            dont_commute
 134 alignment:       4
 135 legalized:       true
 136 regBankSelected: true
 137 body:             |
 138   ; CHECK-LABEL: name: dont_commute
 139   ; CHECK: bb.0:
 140   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
 141   ; CHECK-NEXT:   liveins: $x0
 142   ; CHECK-NEXT: {{  $}}
 143   ; CHECK-NEXT:   %copy:gpr64 = COPY $x0
 144   ; CHECK-NEXT:   %negative_one:gpr64 = MOVi64imm -1
 145   ; CHECK-NEXT:   [[SUBSXrr:%[0-9]+]]:gpr64 = SUBSXrr %negative_one, %copy, implicit-def $nzcv
 146   ; CHECK-NEXT:   Bcc 12, %bb.1, implicit $nzcv
 147   ; CHECK-NEXT:   B %bb.0
 148   ; CHECK-NEXT: {{  $}}
 149   ; CHECK-NEXT: bb.1:
 150   ; CHECK-NEXT:   RET_ReallyLR
 151   bb.0:
 152     successors: %bb.0, %bb.1
 153     liveins: $x0
 154     %copy:gpr(s64) = COPY $x0
 155     %negative_one:gpr(s64) = G_CONSTANT i64 -1
 156     %cmp:gpr(s32) = G_ICMP intpred(sgt), %negative_one, %copy(s64)
 157     G_BRCOND %cmp, %bb.1
 158     G_BR %bb.0
 159   bb.1:
 160     RET_ReallyLR