llvm/test/CodeGen/AArch64/arm64-long-shift.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=arm64-eabi -mcpu=cyclone | FileCheck %s
   3
   4 define i128 @shl(i128 %r, i128 %s) nounwind readnone {
   5 ; CHECK-LABEL: shl:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    lsl x8, x1, x2
   8 ; CHECK-NEXT:    mvn w9, w2
   9 ; CHECK-NEXT:    lsr x10, x0, #1
  10 ; CHECK-NEXT:    lsr x9, x10, x9
  11 ; CHECK-NEXT:    orr x8, x8, x9
  12 ; CHECK-NEXT:    lsl x9, x0, x2
  13 ; CHECK-NEXT:    tst x2, #0x40
  14 ; CHECK-NEXT:    csel x1, x9, x8, ne
  15 ; CHECK-NEXT:    csel x0, xzr, x9, ne
  16 ; CHECK-NEXT:    ret
  17   %shl = shl i128 %r, %s
  18   ret i128 %shl
  19 }
  20
  21 define i128 @shl_mask(i128 %r, i128 %s) nounwind readnone {
  22 ; CHECK-LABEL: shl_mask:
  23 ; CHECK:       // %bb.0:
  24 ; CHECK-NEXT:    lsl x8, x1, x2
  25 ; CHECK-NEXT:    lsr x9, x0, #1
  26 ; CHECK-NEXT:    and x10, x2, #0x3f
  27 ; CHECK-NEXT:    eor x10, x10, #0x3f
  28 ; CHECK-NEXT:    lsr x9, x9, x10
  29 ; CHECK-NEXT:    orr x1, x8, x9
  30 ; CHECK-NEXT:    lsl x0, x0, x2
  31 ; CHECK-NEXT:    ret
  32   %mask = and i128 %s, 63
  33   %shl = shl i128 %r, %mask
  34   ret i128 %shl
  35 }
  36
  37 define i128 @ashr(i128 %r, i128 %s) nounwind readnone {
  38 ; CHECK-LABEL: ashr:
  39 ; CHECK:       // %bb.0:
  40 ; CHECK-NEXT:    lsr x8, x0, x2
  41 ; CHECK-NEXT:    mvn w9, w2
  42 ; CHECK-NEXT:    lsl x10, x1, #1
  43 ; CHECK-NEXT:    lsl x9, x10, x9
  44 ; CHECK-NEXT:    orr x8, x9, x8
  45 ; CHECK-NEXT:    asr x9, x1, x2
  46 ; CHECK-NEXT:    tst x2, #0x40
  47 ; CHECK-NEXT:    csel x0, x9, x8, ne
  48 ; CHECK-NEXT:    asr x8, x1, #63
  49 ; CHECK-NEXT:    csel x1, x8, x9, ne
  50 ; CHECK-NEXT:    ret
  51   %shr = ashr i128 %r, %s
  52   ret i128 %shr
  53 }
  54
  55 define i128 @ashr_mask(i128 %r, i128 %s) nounwind readnone {
  56 ; CHECK-LABEL: ashr_mask:
  57 ; CHECK:       // %bb.0:
  58 ; CHECK-NEXT:    lsr x8, x0, x2
  59 ; CHECK-NEXT:    lsl x9, x1, #1
  60 ; CHECK-NEXT:    and x10, x2, #0x3f
  61 ; CHECK-NEXT:    eor x10, x10, #0x3f
  62 ; CHECK-NEXT:    lsl x9, x9, x10
  63 ; CHECK-NEXT:    orr x0, x9, x8
  64 ; CHECK-NEXT:    asr x1, x1, x2
  65 ; CHECK-NEXT:    ret
  66   %mask = and i128 %s, 63
  67   %shr = ashr i128 %r, %mask
  68   ret i128 %shr
  69 }
  70
  71 define i128 @lshr(i128 %r, i128 %s) nounwind readnone {
  72 ; CHECK-LABEL: lshr:
  73 ; CHECK:       // %bb.0:
  74 ; CHECK-NEXT:    lsr x8, x0, x2
  75 ; CHECK-NEXT:    mvn w9, w2
  76 ; CHECK-NEXT:    lsl x10, x1, #1
  77 ; CHECK-NEXT:    lsl x9, x10, x9
  78 ; CHECK-NEXT:    orr x8, x9, x8
  79 ; CHECK-NEXT:    lsr x9, x1, x2
  80 ; CHECK-NEXT:    tst x2, #0x40
  81 ; CHECK-NEXT:    csel x0, x9, x8, ne
  82 ; CHECK-NEXT:    csel x1, xzr, x9, ne
  83 ; CHECK-NEXT:    ret
  84   %shr = lshr i128 %r, %s
  85   ret i128 %shr
  86 }
  87
  88 define i128 @lshr_mask(i128 %r, i128 %s) nounwind readnone {
  89 ; CHECK-LABEL: lshr_mask:
  90 ; CHECK:       // %bb.0:
  91 ; CHECK-NEXT:    lsr x8, x0, x2
  92 ; CHECK-NEXT:    lsl x9, x1, #1
  93 ; CHECK-NEXT:    and x10, x2, #0x3f
  94 ; CHECK-NEXT:    eor x10, x10, #0x3f
  95 ; CHECK-NEXT:    lsl x9, x9, x10
  96 ; CHECK-NEXT:    orr x0, x9, x8
  97 ; CHECK-NEXT:    lsr x1, x1, x2
  98 ; CHECK-NEXT:    ret
  99   %mask = and i128 %s, 63
 100   %shr = lshr i128 %r, %mask
 101   ret i128 %shr
 102 }