llvm/test/CodeGen/AArch64/arm64-vmax.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=arm64-eabi -aarch64-neon-syntax=apple | FileCheck %s
   3
   4 define <8 x i8> @smax_8b(ptr %A, ptr %B) nounwind {
   5 ; CHECK-LABEL: smax_8b:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    ldr d0, [x0]
   8 ; CHECK-NEXT:    ldr d1, [x1]
   9 ; CHECK-NEXT:    smax.8b v0, v0, v1
  10 ; CHECK-NEXT:    ret
  11         %tmp1 = load <8 x i8>, ptr %A
  12         %tmp2 = load <8 x i8>, ptr %B
  13         %tmp3 = call <8 x i8> @llvm.aarch64.neon.smax.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  14         ret <8 x i8> %tmp3
  15 }
  16
  17 define <16 x i8> @smax_16b(ptr %A, ptr %B) nounwind {
  18 ; CHECK-LABEL: smax_16b:
  19 ; CHECK:       // %bb.0:
  20 ; CHECK-NEXT:    ldr q0, [x0]
  21 ; CHECK-NEXT:    ldr q1, [x1]
  22 ; CHECK-NEXT:    smax.16b v0, v0, v1
  23 ; CHECK-NEXT:    ret
  24         %tmp1 = load <16 x i8>, ptr %A
  25         %tmp2 = load <16 x i8>, ptr %B
  26         %tmp3 = call <16 x i8> @llvm.aarch64.neon.smax.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
  27         ret <16 x i8> %tmp3
  28 }
  29
  30 define <4 x i16> @smax_4h(ptr %A, ptr %B) nounwind {
  31 ; CHECK-LABEL: smax_4h:
  32 ; CHECK:       // %bb.0:
  33 ; CHECK-NEXT:    ldr d0, [x0]
  34 ; CHECK-NEXT:    ldr d1, [x1]
  35 ; CHECK-NEXT:    smax.4h v0, v0, v1
  36 ; CHECK-NEXT:    ret
  37         %tmp1 = load <4 x i16>, ptr %A
  38         %tmp2 = load <4 x i16>, ptr %B
  39         %tmp3 = call <4 x i16> @llvm.aarch64.neon.smax.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  40         ret <4 x i16> %tmp3
  41 }
  42
  43 define <8 x i16> @smax_8h(ptr %A, ptr %B) nounwind {
  44 ; CHECK-LABEL: smax_8h:
  45 ; CHECK:       // %bb.0:
  46 ; CHECK-NEXT:    ldr q0, [x0]
  47 ; CHECK-NEXT:    ldr q1, [x1]
  48 ; CHECK-NEXT:    smax.8h v0, v0, v1
  49 ; CHECK-NEXT:    ret
  50         %tmp1 = load <8 x i16>, ptr %A
  51         %tmp2 = load <8 x i16>, ptr %B
  52         %tmp3 = call <8 x i16> @llvm.aarch64.neon.smax.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
  53         ret <8 x i16> %tmp3
  54 }
  55
  56 define <2 x i32> @smax_2s(ptr %A, ptr %B) nounwind {
  57 ; CHECK-LABEL: smax_2s:
  58 ; CHECK:       // %bb.0:
  59 ; CHECK-NEXT:    ldr d0, [x0]
  60 ; CHECK-NEXT:    ldr d1, [x1]
  61 ; CHECK-NEXT:    smax.2s v0, v0, v1
  62 ; CHECK-NEXT:    ret
  63         %tmp1 = load <2 x i32>, ptr %A
  64         %tmp2 = load <2 x i32>, ptr %B
  65         %tmp3 = call <2 x i32> @llvm.aarch64.neon.smax.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  66         ret <2 x i32> %tmp3
  67 }
  68
  69 define <4 x i32> @smax_4s(ptr %A, ptr %B) nounwind {
  70 ; CHECK-LABEL: smax_4s:
  71 ; CHECK:       // %bb.0:
  72 ; CHECK-NEXT:    ldr q0, [x0]
  73 ; CHECK-NEXT:    ldr q1, [x1]
  74 ; CHECK-NEXT:    smax.4s v0, v0, v1
  75 ; CHECK-NEXT:    ret
  76         %tmp1 = load <4 x i32>, ptr %A
  77         %tmp2 = load <4 x i32>, ptr %B
  78         %tmp3 = call <4 x i32> @llvm.aarch64.neon.smax.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
  79         ret <4 x i32> %tmp3
  80 }
  81
  82 declare <8 x i8> @llvm.aarch64.neon.smax.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
  83 declare <16 x i8> @llvm.aarch64.neon.smax.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
  84 declare <4 x i16> @llvm.aarch64.neon.smax.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
  85 declare <8 x i16> @llvm.aarch64.neon.smax.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
  86 declare <2 x i32> @llvm.aarch64.neon.smax.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
  87 declare <4 x i32> @llvm.aarch64.neon.smax.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
  88
  89 define <8 x i8> @umax_8b(ptr %A, ptr %B) nounwind {
  90 ; CHECK-LABEL: umax_8b:
  91 ; CHECK:       // %bb.0:
  92 ; CHECK-NEXT:    ldr d0, [x0]
  93 ; CHECK-NEXT:    ldr d1, [x1]
  94 ; CHECK-NEXT:    umax.8b v0, v0, v1
  95 ; CHECK-NEXT:    ret
  96         %tmp1 = load <8 x i8>, ptr %A
  97         %tmp2 = load <8 x i8>, ptr %B
  98         %tmp3 = call <8 x i8> @llvm.aarch64.neon.umax.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  99         ret <8 x i8> %tmp3
 100 }
 101
 102 define <16 x i8> @umax_16b(ptr %A, ptr %B) nounwind {
 103 ; CHECK-LABEL: umax_16b:
 104 ; CHECK:       // %bb.0:
 105 ; CHECK-NEXT:    ldr q0, [x0]
 106 ; CHECK-NEXT:    ldr q1, [x1]
 107 ; CHECK-NEXT:    umax.16b v0, v0, v1
 108 ; CHECK-NEXT:    ret
 109         %tmp1 = load <16 x i8>, ptr %A
 110         %tmp2 = load <16 x i8>, ptr %B
 111         %tmp3 = call <16 x i8> @llvm.aarch64.neon.umax.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
 112         ret <16 x i8> %tmp3
 113 }
 114
 115 define <4 x i16> @umax_4h(ptr %A, ptr %B) nounwind {
 116 ; CHECK-LABEL: umax_4h:
 117 ; CHECK:       // %bb.0:
 118 ; CHECK-NEXT:    ldr d0, [x0]
 119 ; CHECK-NEXT:    ldr d1, [x1]
 120 ; CHECK-NEXT:    umax.4h v0, v0, v1
 121 ; CHECK-NEXT:    ret
 122         %tmp1 = load <4 x i16>, ptr %A
 123         %tmp2 = load <4 x i16>, ptr %B
 124         %tmp3 = call <4 x i16> @llvm.aarch64.neon.umax.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 125         ret <4 x i16> %tmp3
 126 }
 127
 128 define <8 x i16> @umax_8h(ptr %A, ptr %B) nounwind {
 129 ; CHECK-LABEL: umax_8h:
 130 ; CHECK:       // %bb.0:
 131 ; CHECK-NEXT:    ldr q0, [x0]
 132 ; CHECK-NEXT:    ldr q1, [x1]
 133 ; CHECK-NEXT:    umax.8h v0, v0, v1
 134 ; CHECK-NEXT:    ret
 135         %tmp1 = load <8 x i16>, ptr %A
 136         %tmp2 = load <8 x i16>, ptr %B
 137         %tmp3 = call <8 x i16> @llvm.aarch64.neon.umax.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
 138         ret <8 x i16> %tmp3
 139 }
 140
 141 define <2 x i32> @umax_2s(ptr %A, ptr %B) nounwind {
 142 ; CHECK-LABEL: umax_2s:
 143 ; CHECK:       // %bb.0:
 144 ; CHECK-NEXT:    ldr d0, [x0]
 145 ; CHECK-NEXT:    ldr d1, [x1]
 146 ; CHECK-NEXT:    umax.2s v0, v0, v1
 147 ; CHECK-NEXT:    ret
 148         %tmp1 = load <2 x i32>, ptr %A
 149         %tmp2 = load <2 x i32>, ptr %B
 150         %tmp3 = call <2 x i32> @llvm.aarch64.neon.umax.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 151         ret <2 x i32> %tmp3
 152 }
 153
 154 define <4 x i32> @umax_4s(ptr %A, ptr %B) nounwind {
 155 ; CHECK-LABEL: umax_4s:
 156 ; CHECK:       // %bb.0:
 157 ; CHECK-NEXT:    ldr q0, [x0]
 158 ; CHECK-NEXT:    ldr q1, [x1]
 159 ; CHECK-NEXT:    umax.4s v0, v0, v1
 160 ; CHECK-NEXT:    ret
 161         %tmp1 = load <4 x i32>, ptr %A
 162         %tmp2 = load <4 x i32>, ptr %B
 163         %tmp3 = call <4 x i32> @llvm.aarch64.neon.umax.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 164         ret <4 x i32> %tmp3
 165 }
 166
 167 declare <8 x i8> @llvm.aarch64.neon.umax.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 168 declare <16 x i8> @llvm.aarch64.neon.umax.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 169 declare <4 x i16> @llvm.aarch64.neon.umax.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 170 declare <8 x i16> @llvm.aarch64.neon.umax.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 171 declare <2 x i32> @llvm.aarch64.neon.umax.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 172 declare <4 x i32> @llvm.aarch64.neon.umax.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 173
 174 define <8 x i8> @smin_8b(ptr %A, ptr %B) nounwind {
 175 ; CHECK-LABEL: smin_8b:
 176 ; CHECK:       // %bb.0:
 177 ; CHECK-NEXT:    ldr d0, [x0]
 178 ; CHECK-NEXT:    ldr d1, [x1]
 179 ; CHECK-NEXT:    smin.8b v0, v0, v1
 180 ; CHECK-NEXT:    ret
 181         %tmp1 = load <8 x i8>, ptr %A
 182         %tmp2 = load <8 x i8>, ptr %B
 183         %tmp3 = call <8 x i8> @llvm.aarch64.neon.smin.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 184         ret <8 x i8> %tmp3
 185 }
 186
 187 define <16 x i8> @smin_16b(ptr %A, ptr %B) nounwind {
 188 ; CHECK-LABEL: smin_16b:
 189 ; CHECK:       // %bb.0:
 190 ; CHECK-NEXT:    ldr q0, [x0]
 191 ; CHECK-NEXT:    ldr q1, [x1]
 192 ; CHECK-NEXT:    smin.16b v0, v0, v1
 193 ; CHECK-NEXT:    ret
 194         %tmp1 = load <16 x i8>, ptr %A
 195         %tmp2 = load <16 x i8>, ptr %B
 196         %tmp3 = call <16 x i8> @llvm.aarch64.neon.smin.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
 197         ret <16 x i8> %tmp3
 198 }
 199
 200 define <4 x i16> @smin_4h(ptr %A, ptr %B) nounwind {
 201 ; CHECK-LABEL: smin_4h:
 202 ; CHECK:       // %bb.0:
 203 ; CHECK-NEXT:    ldr d0, [x0]
 204 ; CHECK-NEXT:    ldr d1, [x1]
 205 ; CHECK-NEXT:    smin.4h v0, v0, v1
 206 ; CHECK-NEXT:    ret
 207         %tmp1 = load <4 x i16>, ptr %A
 208         %tmp2 = load <4 x i16>, ptr %B
 209         %tmp3 = call <4 x i16> @llvm.aarch64.neon.smin.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 210         ret <4 x i16> %tmp3
 211 }
 212
 213 define <8 x i16> @smin_8h(ptr %A, ptr %B) nounwind {
 214 ; CHECK-LABEL: smin_8h:
 215 ; CHECK:       // %bb.0:
 216 ; CHECK-NEXT:    ldr q0, [x0]
 217 ; CHECK-NEXT:    ldr q1, [x1]
 218 ; CHECK-NEXT:    smin.8h v0, v0, v1
 219 ; CHECK-NEXT:    ret
 220         %tmp1 = load <8 x i16>, ptr %A
 221         %tmp2 = load <8 x i16>, ptr %B
 222         %tmp3 = call <8 x i16> @llvm.aarch64.neon.smin.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
 223         ret <8 x i16> %tmp3
 224 }
 225
 226 define <2 x i32> @smin_2s(ptr %A, ptr %B) nounwind {
 227 ; CHECK-LABEL: smin_2s:
 228 ; CHECK:       // %bb.0:
 229 ; CHECK-NEXT:    ldr d0, [x0]
 230 ; CHECK-NEXT:    ldr d1, [x1]
 231 ; CHECK-NEXT:    smin.2s v0, v0, v1
 232 ; CHECK-NEXT:    ret
 233         %tmp1 = load <2 x i32>, ptr %A
 234         %tmp2 = load <2 x i32>, ptr %B
 235         %tmp3 = call <2 x i32> @llvm.aarch64.neon.smin.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 236         ret <2 x i32> %tmp3
 237 }
 238
 239 define <4 x i32> @smin_4s(ptr %A, ptr %B) nounwind {
 240 ; CHECK-LABEL: smin_4s:
 241 ; CHECK:       // %bb.0:
 242 ; CHECK-NEXT:    ldr q0, [x0]
 243 ; CHECK-NEXT:    ldr q1, [x1]
 244 ; CHECK-NEXT:    smin.4s v0, v0, v1
 245 ; CHECK-NEXT:    ret
 246         %tmp1 = load <4 x i32>, ptr %A
 247         %tmp2 = load <4 x i32>, ptr %B
 248         %tmp3 = call <4 x i32> @llvm.aarch64.neon.smin.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 249         ret <4 x i32> %tmp3
 250 }
 251
 252 declare <8 x i8> @llvm.aarch64.neon.smin.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 253 declare <16 x i8> @llvm.aarch64.neon.smin.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 254 declare <4 x i16> @llvm.aarch64.neon.smin.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 255 declare <8 x i16> @llvm.aarch64.neon.smin.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 256 declare <2 x i32> @llvm.aarch64.neon.smin.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 257 declare <4 x i32> @llvm.aarch64.neon.smin.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 258
 259 define <8 x i8> @umin_8b(ptr %A, ptr %B) nounwind {
 260 ; CHECK-LABEL: umin_8b:
 261 ; CHECK:       // %bb.0:
 262 ; CHECK-NEXT:    ldr d0, [x0]
 263 ; CHECK-NEXT:    ldr d1, [x1]
 264 ; CHECK-NEXT:    umin.8b v0, v0, v1
 265 ; CHECK-NEXT:    ret
 266         %tmp1 = load <8 x i8>, ptr %A
 267         %tmp2 = load <8 x i8>, ptr %B
 268         %tmp3 = call <8 x i8> @llvm.aarch64.neon.umin.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 269         ret <8 x i8> %tmp3
 270 }
 271
 272 define <16 x i8> @umin_16b(ptr %A, ptr %B) nounwind {
 273 ; CHECK-LABEL: umin_16b:
 274 ; CHECK:       // %bb.0:
 275 ; CHECK-NEXT:    ldr q0, [x0]
 276 ; CHECK-NEXT:    ldr q1, [x1]
 277 ; CHECK-NEXT:    umin.16b v0, v0, v1
 278 ; CHECK-NEXT:    ret
 279         %tmp1 = load <16 x i8>, ptr %A
 280         %tmp2 = load <16 x i8>, ptr %B
 281         %tmp3 = call <16 x i8> @llvm.aarch64.neon.umin.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
 282         ret <16 x i8> %tmp3
 283 }
 284
 285 define <4 x i16> @umin_4h(ptr %A, ptr %B) nounwind {
 286 ; CHECK-LABEL: umin_4h:
 287 ; CHECK:       // %bb.0:
 288 ; CHECK-NEXT:    ldr d0, [x0]
 289 ; CHECK-NEXT:    ldr d1, [x1]
 290 ; CHECK-NEXT:    umin.4h v0, v0, v1
 291 ; CHECK-NEXT:    ret
 292         %tmp1 = load <4 x i16>, ptr %A
 293         %tmp2 = load <4 x i16>, ptr %B
 294         %tmp3 = call <4 x i16> @llvm.aarch64.neon.umin.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 295         ret <4 x i16> %tmp3
 296 }
 297
 298 define <8 x i16> @umin_8h(ptr %A, ptr %B) nounwind {
 299 ; CHECK-LABEL: umin_8h:
 300 ; CHECK:       // %bb.0:
 301 ; CHECK-NEXT:    ldr q0, [x0]
 302 ; CHECK-NEXT:    ldr q1, [x1]
 303 ; CHECK-NEXT:    umin.8h v0, v0, v1
 304 ; CHECK-NEXT:    ret
 305         %tmp1 = load <8 x i16>, ptr %A
 306         %tmp2 = load <8 x i16>, ptr %B
 307         %tmp3 = call <8 x i16> @llvm.aarch64.neon.umin.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
 308         ret <8 x i16> %tmp3
 309 }
 310
 311 define <2 x i32> @umin_2s(ptr %A, ptr %B) nounwind {
 312 ; CHECK-LABEL: umin_2s:
 313 ; CHECK:       // %bb.0:
 314 ; CHECK-NEXT:    ldr d0, [x0]
 315 ; CHECK-NEXT:    ldr d1, [x1]
 316 ; CHECK-NEXT:    umin.2s v0, v0, v1
 317 ; CHECK-NEXT:    ret
 318         %tmp1 = load <2 x i32>, ptr %A
 319         %tmp2 = load <2 x i32>, ptr %B
 320         %tmp3 = call <2 x i32> @llvm.aarch64.neon.umin.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 321         ret <2 x i32> %tmp3
 322 }
 323
 324 define <4 x i32> @umin_4s(ptr %A, ptr %B) nounwind {
 325 ; CHECK-LABEL: umin_4s:
 326 ; CHECK:       // %bb.0:
 327 ; CHECK-NEXT:    ldr q0, [x0]
 328 ; CHECK-NEXT:    ldr q1, [x1]
 329 ; CHECK-NEXT:    umin.4s v0, v0, v1
 330 ; CHECK-NEXT:    ret
 331         %tmp1 = load <4 x i32>, ptr %A
 332         %tmp2 = load <4 x i32>, ptr %B
 333         %tmp3 = call <4 x i32> @llvm.aarch64.neon.umin.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 334         ret <4 x i32> %tmp3
 335 }
 336
 337 declare <8 x i8> @llvm.aarch64.neon.umin.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 338 declare <16 x i8> @llvm.aarch64.neon.umin.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 339 declare <4 x i16> @llvm.aarch64.neon.umin.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 340 declare <8 x i16> @llvm.aarch64.neon.umin.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 341 declare <2 x i32> @llvm.aarch64.neon.umin.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 342 declare <4 x i32> @llvm.aarch64.neon.umin.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 343
 344 ; RUN: llc < %s -mtriple=arm64-eabi -aarch64-neon-syntax=apple | FileCheck %s
 345
 346 define <8 x i8> @smaxp_8b(ptr %A, ptr %B) nounwind {
 347 ; CHECK-LABEL: smaxp_8b:
 348 ; CHECK:       // %bb.0:
 349 ; CHECK-NEXT:    ldr d0, [x0]
 350 ; CHECK-NEXT:    ldr d1, [x1]
 351 ; CHECK-NEXT:    smaxp.8b v0, v0, v1
 352 ; CHECK-NEXT:    ret
 353         %tmp1 = load <8 x i8>, ptr %A
 354         %tmp2 = load <8 x i8>, ptr %B
 355         %tmp3 = call <8 x i8> @llvm.aarch64.neon.smaxp.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 356         ret <8 x i8> %tmp3
 357 }
 358
 359 define <16 x i8> @smaxp_16b(ptr %A, ptr %B) nounwind {
 360 ; CHECK-LABEL: smaxp_16b:
 361 ; CHECK:       // %bb.0:
 362 ; CHECK-NEXT:    ldr q0, [x0]
 363 ; CHECK-NEXT:    ldr q1, [x1]
 364 ; CHECK-NEXT:    smaxp.16b v0, v0, v1
 365 ; CHECK-NEXT:    ret
 366         %tmp1 = load <16 x i8>, ptr %A
 367         %tmp2 = load <16 x i8>, ptr %B
 368         %tmp3 = call <16 x i8> @llvm.aarch64.neon.smaxp.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
 369         ret <16 x i8> %tmp3
 370 }
 371
 372 define <4 x i16> @smaxp_4h(ptr %A, ptr %B) nounwind {
 373 ; CHECK-LABEL: smaxp_4h:
 374 ; CHECK:       // %bb.0:
 375 ; CHECK-NEXT:    ldr d0, [x0]
 376 ; CHECK-NEXT:    ldr d1, [x1]
 377 ; CHECK-NEXT:    smaxp.4h v0, v0, v1
 378 ; CHECK-NEXT:    ret
 379         %tmp1 = load <4 x i16>, ptr %A
 380         %tmp2 = load <4 x i16>, ptr %B
 381         %tmp3 = call <4 x i16> @llvm.aarch64.neon.smaxp.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 382         ret <4 x i16> %tmp3
 383 }
 384
 385 define <8 x i16> @smaxp_8h(ptr %A, ptr %B) nounwind {
 386 ; CHECK-LABEL: smaxp_8h:
 387 ; CHECK:       // %bb.0:
 388 ; CHECK-NEXT:    ldr q0, [x0]
 389 ; CHECK-NEXT:    ldr q1, [x1]
 390 ; CHECK-NEXT:    smaxp.8h v0, v0, v1
 391 ; CHECK-NEXT:    ret
 392         %tmp1 = load <8 x i16>, ptr %A
 393         %tmp2 = load <8 x i16>, ptr %B
 394         %tmp3 = call <8 x i16> @llvm.aarch64.neon.smaxp.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
 395         ret <8 x i16> %tmp3
 396 }
 397
 398 define <2 x i32> @smaxp_2s(ptr %A, ptr %B) nounwind {
 399 ; CHECK-LABEL: smaxp_2s:
 400 ; CHECK:       // %bb.0:
 401 ; CHECK-NEXT:    ldr d0, [x0]
 402 ; CHECK-NEXT:    ldr d1, [x1]
 403 ; CHECK-NEXT:    smaxp.2s v0, v0, v1
 404 ; CHECK-NEXT:    ret
 405         %tmp1 = load <2 x i32>, ptr %A
 406         %tmp2 = load <2 x i32>, ptr %B
 407         %tmp3 = call <2 x i32> @llvm.aarch64.neon.smaxp.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 408         ret <2 x i32> %tmp3
 409 }
 410
 411 define <4 x i32> @smaxp_4s(ptr %A, ptr %B) nounwind {
 412 ; CHECK-LABEL: smaxp_4s:
 413 ; CHECK:       // %bb.0:
 414 ; CHECK-NEXT:    ldr q0, [x0]
 415 ; CHECK-NEXT:    ldr q1, [x1]
 416 ; CHECK-NEXT:    smaxp.4s v0, v0, v1
 417 ; CHECK-NEXT:    ret
 418         %tmp1 = load <4 x i32>, ptr %A
 419         %tmp2 = load <4 x i32>, ptr %B
 420         %tmp3 = call <4 x i32> @llvm.aarch64.neon.smaxp.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 421         ret <4 x i32> %tmp3
 422 }
 423
 424 declare <8 x i8> @llvm.aarch64.neon.smaxp.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 425 declare <16 x i8> @llvm.aarch64.neon.smaxp.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 426 declare <4 x i16> @llvm.aarch64.neon.smaxp.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 427 declare <8 x i16> @llvm.aarch64.neon.smaxp.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 428 declare <2 x i32> @llvm.aarch64.neon.smaxp.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 429 declare <4 x i32> @llvm.aarch64.neon.smaxp.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 430
 431 define <8 x i8> @umaxp_8b(ptr %A, ptr %B) nounwind {
 432 ; CHECK-LABEL: umaxp_8b:
 433 ; CHECK:       // %bb.0:
 434 ; CHECK-NEXT:    ldr d0, [x0]
 435 ; CHECK-NEXT:    ldr d1, [x1]
 436 ; CHECK-NEXT:    umaxp.8b v0, v0, v1
 437 ; CHECK-NEXT:    ret
 438         %tmp1 = load <8 x i8>, ptr %A
 439         %tmp2 = load <8 x i8>, ptr %B
 440         %tmp3 = call <8 x i8> @llvm.aarch64.neon.umaxp.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 441         ret <8 x i8> %tmp3
 442 }
 443
 444 define <16 x i8> @umaxp_16b(ptr %A, ptr %B) nounwind {
 445 ; CHECK-LABEL: umaxp_16b:
 446 ; CHECK:       // %bb.0:
 447 ; CHECK-NEXT:    ldr q0, [x0]
 448 ; CHECK-NEXT:    ldr q1, [x1]
 449 ; CHECK-NEXT:    umaxp.16b v0, v0, v1
 450 ; CHECK-NEXT:    ret
 451         %tmp1 = load <16 x i8>, ptr %A
 452         %tmp2 = load <16 x i8>, ptr %B
 453         %tmp3 = call <16 x i8> @llvm.aarch64.neon.umaxp.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
 454         ret <16 x i8> %tmp3
 455 }
 456
 457 define <4 x i16> @umaxp_4h(ptr %A, ptr %B) nounwind {
 458 ; CHECK-LABEL: umaxp_4h:
 459 ; CHECK:       // %bb.0:
 460 ; CHECK-NEXT:    ldr d0, [x0]
 461 ; CHECK-NEXT:    ldr d1, [x1]
 462 ; CHECK-NEXT:    umaxp.4h v0, v0, v1
 463 ; CHECK-NEXT:    ret
 464         %tmp1 = load <4 x i16>, ptr %A
 465         %tmp2 = load <4 x i16>, ptr %B
 466         %tmp3 = call <4 x i16> @llvm.aarch64.neon.umaxp.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 467         ret <4 x i16> %tmp3
 468 }
 469
 470 define <8 x i16> @umaxp_8h(ptr %A, ptr %B) nounwind {
 471 ; CHECK-LABEL: umaxp_8h:
 472 ; CHECK:       // %bb.0:
 473 ; CHECK-NEXT:    ldr q0, [x0]
 474 ; CHECK-NEXT:    ldr q1, [x1]
 475 ; CHECK-NEXT:    umaxp.8h v0, v0, v1
 476 ; CHECK-NEXT:    ret
 477         %tmp1 = load <8 x i16>, ptr %A
 478         %tmp2 = load <8 x i16>, ptr %B
 479         %tmp3 = call <8 x i16> @llvm.aarch64.neon.umaxp.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
 480         ret <8 x i16> %tmp3
 481 }
 482
 483 define <2 x i32> @umaxp_2s(ptr %A, ptr %B) nounwind {
 484 ; CHECK-LABEL: umaxp_2s:
 485 ; CHECK:       // %bb.0:
 486 ; CHECK-NEXT:    ldr d0, [x0]
 487 ; CHECK-NEXT:    ldr d1, [x1]
 488 ; CHECK-NEXT:    umaxp.2s v0, v0, v1
 489 ; CHECK-NEXT:    ret
 490         %tmp1 = load <2 x i32>, ptr %A
 491         %tmp2 = load <2 x i32>, ptr %B
 492         %tmp3 = call <2 x i32> @llvm.aarch64.neon.umaxp.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 493         ret <2 x i32> %tmp3
 494 }
 495
 496 define <4 x i32> @umaxp_4s(ptr %A, ptr %B) nounwind {
 497 ; CHECK-LABEL: umaxp_4s:
 498 ; CHECK:       // %bb.0:
 499 ; CHECK-NEXT:    ldr q0, [x0]
 500 ; CHECK-NEXT:    ldr q1, [x1]
 501 ; CHECK-NEXT:    umaxp.4s v0, v0, v1
 502 ; CHECK-NEXT:    ret
 503         %tmp1 = load <4 x i32>, ptr %A
 504         %tmp2 = load <4 x i32>, ptr %B
 505         %tmp3 = call <4 x i32> @llvm.aarch64.neon.umaxp.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 506         ret <4 x i32> %tmp3
 507 }
 508
 509 declare <8 x i8> @llvm.aarch64.neon.umaxp.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 510 declare <16 x i8> @llvm.aarch64.neon.umaxp.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 511 declare <4 x i16> @llvm.aarch64.neon.umaxp.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 512 declare <8 x i16> @llvm.aarch64.neon.umaxp.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 513 declare <2 x i32> @llvm.aarch64.neon.umaxp.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 514 declare <4 x i32> @llvm.aarch64.neon.umaxp.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 515
 516 ; RUN: llc < %s -mtriple=arm64-eabi -aarch64-neon-syntax=apple | FileCheck %s
 517
 518 define <8 x i8> @sminp_8b(ptr %A, ptr %B) nounwind {
 519 ; CHECK-LABEL: sminp_8b:
 520 ; CHECK:       // %bb.0:
 521 ; CHECK-NEXT:    ldr d0, [x0]
 522 ; CHECK-NEXT:    ldr d1, [x1]
 523 ; CHECK-NEXT:    sminp.8b v0, v0, v1
 524 ; CHECK-NEXT:    ret
 525         %tmp1 = load <8 x i8>, ptr %A
 526         %tmp2 = load <8 x i8>, ptr %B
 527         %tmp3 = call <8 x i8> @llvm.aarch64.neon.sminp.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 528         ret <8 x i8> %tmp3
 529 }
 530
 531 define <16 x i8> @sminp_16b(ptr %A, ptr %B) nounwind {
 532 ; CHECK-LABEL: sminp_16b:
 533 ; CHECK:       // %bb.0:
 534 ; CHECK-NEXT:    ldr q0, [x0]
 535 ; CHECK-NEXT:    ldr q1, [x1]
 536 ; CHECK-NEXT:    sminp.16b v0, v0, v1
 537 ; CHECK-NEXT:    ret
 538         %tmp1 = load <16 x i8>, ptr %A
 539         %tmp2 = load <16 x i8>, ptr %B
 540         %tmp3 = call <16 x i8> @llvm.aarch64.neon.sminp.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
 541         ret <16 x i8> %tmp3
 542 }
 543
 544 define <4 x i16> @sminp_4h(ptr %A, ptr %B) nounwind {
 545 ; CHECK-LABEL: sminp_4h:
 546 ; CHECK:       // %bb.0:
 547 ; CHECK-NEXT:    ldr d0, [x0]
 548 ; CHECK-NEXT:    ldr d1, [x1]
 549 ; CHECK-NEXT:    sminp.4h v0, v0, v1
 550 ; CHECK-NEXT:    ret
 551         %tmp1 = load <4 x i16>, ptr %A
 552         %tmp2 = load <4 x i16>, ptr %B
 553         %tmp3 = call <4 x i16> @llvm.aarch64.neon.sminp.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 554         ret <4 x i16> %tmp3
 555 }
 556
 557 define <8 x i16> @sminp_8h(ptr %A, ptr %B) nounwind {
 558 ; CHECK-LABEL: sminp_8h:
 559 ; CHECK:       // %bb.0:
 560 ; CHECK-NEXT:    ldr q0, [x0]
 561 ; CHECK-NEXT:    ldr q1, [x1]
 562 ; CHECK-NEXT:    sminp.8h v0, v0, v1
 563 ; CHECK-NEXT:    ret
 564         %tmp1 = load <8 x i16>, ptr %A
 565         %tmp2 = load <8 x i16>, ptr %B
 566         %tmp3 = call <8 x i16> @llvm.aarch64.neon.sminp.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
 567         ret <8 x i16> %tmp3
 568 }
 569
 570 define <2 x i32> @sminp_2s(ptr %A, ptr %B) nounwind {
 571 ; CHECK-LABEL: sminp_2s:
 572 ; CHECK:       // %bb.0:
 573 ; CHECK-NEXT:    ldr d0, [x0]
 574 ; CHECK-NEXT:    ldr d1, [x1]
 575 ; CHECK-NEXT:    sminp.2s v0, v0, v1
 576 ; CHECK-NEXT:    ret
 577         %tmp1 = load <2 x i32>, ptr %A
 578         %tmp2 = load <2 x i32>, ptr %B
 579         %tmp3 = call <2 x i32> @llvm.aarch64.neon.sminp.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 580         ret <2 x i32> %tmp3
 581 }
 582
 583 define <4 x i32> @sminp_4s(ptr %A, ptr %B) nounwind {
 584 ; CHECK-LABEL: sminp_4s:
 585 ; CHECK:       // %bb.0:
 586 ; CHECK-NEXT:    ldr q0, [x0]
 587 ; CHECK-NEXT:    ldr q1, [x1]
 588 ; CHECK-NEXT:    sminp.4s v0, v0, v1
 589 ; CHECK-NEXT:    ret
 590         %tmp1 = load <4 x i32>, ptr %A
 591         %tmp2 = load <4 x i32>, ptr %B
 592         %tmp3 = call <4 x i32> @llvm.aarch64.neon.sminp.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 593         ret <4 x i32> %tmp3
 594 }
 595
 596 declare <8 x i8> @llvm.aarch64.neon.sminp.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 597 declare <16 x i8> @llvm.aarch64.neon.sminp.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 598 declare <4 x i16> @llvm.aarch64.neon.sminp.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 599 declare <8 x i16> @llvm.aarch64.neon.sminp.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 600 declare <2 x i32> @llvm.aarch64.neon.sminp.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 601 declare <4 x i32> @llvm.aarch64.neon.sminp.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 602
 603 define <8 x i8> @uminp_8b(ptr %A, ptr %B) nounwind {
 604 ; CHECK-LABEL: uminp_8b:
 605 ; CHECK:       // %bb.0:
 606 ; CHECK-NEXT:    ldr d0, [x0]
 607 ; CHECK-NEXT:    ldr d1, [x1]
 608 ; CHECK-NEXT:    uminp.8b v0, v0, v1
 609 ; CHECK-NEXT:    ret
 610         %tmp1 = load <8 x i8>, ptr %A
 611         %tmp2 = load <8 x i8>, ptr %B
 612         %tmp3 = call <8 x i8> @llvm.aarch64.neon.uminp.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 613         ret <8 x i8> %tmp3
 614 }
 615
 616 define <16 x i8> @uminp_16b(ptr %A, ptr %B) nounwind {
 617 ; CHECK-LABEL: uminp_16b:
 618 ; CHECK:       // %bb.0:
 619 ; CHECK-NEXT:    ldr q0, [x0]
 620 ; CHECK-NEXT:    ldr q1, [x1]
 621 ; CHECK-NEXT:    uminp.16b v0, v0, v1
 622 ; CHECK-NEXT:    ret
 623         %tmp1 = load <16 x i8>, ptr %A
 624         %tmp2 = load <16 x i8>, ptr %B
 625         %tmp3 = call <16 x i8> @llvm.aarch64.neon.uminp.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
 626         ret <16 x i8> %tmp3
 627 }
 628
 629 define <4 x i16> @uminp_4h(ptr %A, ptr %B) nounwind {
 630 ; CHECK-LABEL: uminp_4h:
 631 ; CHECK:       // %bb.0:
 632 ; CHECK-NEXT:    ldr d0, [x0]
 633 ; CHECK-NEXT:    ldr d1, [x1]
 634 ; CHECK-NEXT:    uminp.4h v0, v0, v1
 635 ; CHECK-NEXT:    ret
 636         %tmp1 = load <4 x i16>, ptr %A
 637         %tmp2 = load <4 x i16>, ptr %B
 638         %tmp3 = call <4 x i16> @llvm.aarch64.neon.uminp.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 639         ret <4 x i16> %tmp3
 640 }
 641
 642 define <8 x i16> @uminp_8h(ptr %A, ptr %B) nounwind {
 643 ; CHECK-LABEL: uminp_8h:
 644 ; CHECK:       // %bb.0:
 645 ; CHECK-NEXT:    ldr q0, [x0]
 646 ; CHECK-NEXT:    ldr q1, [x1]
 647 ; CHECK-NEXT:    uminp.8h v0, v0, v1
 648 ; CHECK-NEXT:    ret
 649         %tmp1 = load <8 x i16>, ptr %A
 650         %tmp2 = load <8 x i16>, ptr %B
 651         %tmp3 = call <8 x i16> @llvm.aarch64.neon.uminp.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
 652         ret <8 x i16> %tmp3
 653 }
 654
 655 define <2 x i32> @uminp_2s(ptr %A, ptr %B) nounwind {
 656 ; CHECK-LABEL: uminp_2s:
 657 ; CHECK:       // %bb.0:
 658 ; CHECK-NEXT:    ldr d0, [x0]
 659 ; CHECK-NEXT:    ldr d1, [x1]
 660 ; CHECK-NEXT:    uminp.2s v0, v0, v1
 661 ; CHECK-NEXT:    ret
 662         %tmp1 = load <2 x i32>, ptr %A
 663         %tmp2 = load <2 x i32>, ptr %B
 664         %tmp3 = call <2 x i32> @llvm.aarch64.neon.uminp.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 665         ret <2 x i32> %tmp3
 666 }
 667
 668 define <4 x i32> @uminp_4s(ptr %A, ptr %B) nounwind {
 669 ; CHECK-LABEL: uminp_4s:
 670 ; CHECK:       // %bb.0:
 671 ; CHECK-NEXT:    ldr q0, [x0]
 672 ; CHECK-NEXT:    ldr q1, [x1]
 673 ; CHECK-NEXT:    uminp.4s v0, v0, v1
 674 ; CHECK-NEXT:    ret
 675         %tmp1 = load <4 x i32>, ptr %A
 676         %tmp2 = load <4 x i32>, ptr %B
 677         %tmp3 = call <4 x i32> @llvm.aarch64.neon.uminp.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 678         ret <4 x i32> %tmp3
 679 }
 680
 681 declare <8 x i8> @llvm.aarch64.neon.uminp.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 682 declare <16 x i8> @llvm.aarch64.neon.uminp.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 683 declare <4 x i16> @llvm.aarch64.neon.uminp.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 684 declare <8 x i16> @llvm.aarch64.neon.uminp.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 685 declare <2 x i32> @llvm.aarch64.neon.uminp.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 686 declare <4 x i32> @llvm.aarch64.neon.uminp.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 687
 688 define <2 x float> @fmax_2s(ptr %A, ptr %B) nounwind {
 689 ; CHECK-LABEL: fmax_2s:
 690 ; CHECK:       // %bb.0:
 691 ; CHECK-NEXT:    ldr d0, [x0]
 692 ; CHECK-NEXT:    ldr d1, [x1]
 693 ; CHECK-NEXT:    fmax.2s v0, v0, v1
 694 ; CHECK-NEXT:    ret
 695         %tmp1 = load <2 x float>, ptr %A
 696         %tmp2 = load <2 x float>, ptr %B
 697         %tmp3 = call <2 x float> @llvm.aarch64.neon.fmax.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
 698         ret <2 x float> %tmp3
 699 }
 700
 701 define <4 x float> @fmax_4s(ptr %A, ptr %B) nounwind {
 702 ; CHECK-LABEL: fmax_4s:
 703 ; CHECK:       // %bb.0:
 704 ; CHECK-NEXT:    ldr q0, [x0]
 705 ; CHECK-NEXT:    ldr q1, [x1]
 706 ; CHECK-NEXT:    fmax.4s v0, v0, v1
 707 ; CHECK-NEXT:    ret
 708         %tmp1 = load <4 x float>, ptr %A
 709         %tmp2 = load <4 x float>, ptr %B
 710         %tmp3 = call <4 x float> @llvm.aarch64.neon.fmax.v4f32(<4 x float> %tmp1, <4 x float> %tmp2)
 711         ret <4 x float> %tmp3
 712 }
 713
 714 define <2 x double> @fmax_2d(ptr %A, ptr %B) nounwind {
 715 ; CHECK-LABEL: fmax_2d:
 716 ; CHECK:       // %bb.0:
 717 ; CHECK-NEXT:    ldr q0, [x0]
 718 ; CHECK-NEXT:    ldr q1, [x1]
 719 ; CHECK-NEXT:    fmax.2d v0, v0, v1
 720 ; CHECK-NEXT:    ret
 721         %tmp1 = load <2 x double>, ptr %A
 722         %tmp2 = load <2 x double>, ptr %B
 723         %tmp3 = call <2 x double> @llvm.aarch64.neon.fmax.v2f64(<2 x double> %tmp1, <2 x double> %tmp2)
 724         ret <2 x double> %tmp3
 725 }
 726
 727 declare <2 x float> @llvm.aarch64.neon.fmax.v2f32(<2 x float>, <2 x float>) nounwind readnone
 728 declare <4 x float> @llvm.aarch64.neon.fmax.v4f32(<4 x float>, <4 x float>) nounwind readnone
 729 declare <2 x double> @llvm.aarch64.neon.fmax.v2f64(<2 x double>, <2 x double>) nounwind readnone
 730
 731 define <2 x float> @fmaxp_2s(ptr %A, ptr %B) nounwind {
 732 ; CHECK-LABEL: fmaxp_2s:
 733 ; CHECK:       // %bb.0:
 734 ; CHECK-NEXT:    ldr d0, [x0]
 735 ; CHECK-NEXT:    ldr d1, [x1]
 736 ; CHECK-NEXT:    fmaxp.2s v0, v0, v1
 737 ; CHECK-NEXT:    ret
 738         %tmp1 = load <2 x float>, ptr %A
 739         %tmp2 = load <2 x float>, ptr %B
 740         %tmp3 = call <2 x float> @llvm.aarch64.neon.fmaxp.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
 741         ret <2 x float> %tmp3
 742 }
 743
 744 define <4 x float> @fmaxp_4s(ptr %A, ptr %B) nounwind {
 745 ; CHECK-LABEL: fmaxp_4s:
 746 ; CHECK:       // %bb.0:
 747 ; CHECK-NEXT:    ldr q0, [x0]
 748 ; CHECK-NEXT:    ldr q1, [x1]
 749 ; CHECK-NEXT:    fmaxp.4s v0, v0, v1
 750 ; CHECK-NEXT:    ret
 751         %tmp1 = load <4 x float>, ptr %A
 752         %tmp2 = load <4 x float>, ptr %B
 753         %tmp3 = call <4 x float> @llvm.aarch64.neon.fmaxp.v4f32(<4 x float> %tmp1, <4 x float> %tmp2)
 754         ret <4 x float> %tmp3
 755 }
 756
 757 define <2 x double> @fmaxp_2d(ptr %A, ptr %B) nounwind {
 758 ; CHECK-LABEL: fmaxp_2d:
 759 ; CHECK:       // %bb.0:
 760 ; CHECK-NEXT:    ldr q0, [x0]
 761 ; CHECK-NEXT:    ldr q1, [x1]
 762 ; CHECK-NEXT:    fmaxp.2d v0, v0, v1
 763 ; CHECK-NEXT:    ret
 764         %tmp1 = load <2 x double>, ptr %A
 765         %tmp2 = load <2 x double>, ptr %B
 766         %tmp3 = call <2 x double> @llvm.aarch64.neon.fmaxp.v2f64(<2 x double> %tmp1, <2 x double> %tmp2)
 767         ret <2 x double> %tmp3
 768 }
 769
 770 declare <2 x float> @llvm.aarch64.neon.fmaxp.v2f32(<2 x float>, <2 x float>) nounwind readnone
 771 declare <4 x float> @llvm.aarch64.neon.fmaxp.v4f32(<4 x float>, <4 x float>) nounwind readnone
 772 declare <2 x double> @llvm.aarch64.neon.fmaxp.v2f64(<2 x double>, <2 x double>) nounwind readnone
 773
 774 define <2 x float> @fmin_2s(ptr %A, ptr %B) nounwind {
 775 ; CHECK-LABEL: fmin_2s:
 776 ; CHECK:       // %bb.0:
 777 ; CHECK-NEXT:    ldr d0, [x0]
 778 ; CHECK-NEXT:    ldr d1, [x1]
 779 ; CHECK-NEXT:    fmin.2s v0, v0, v1
 780 ; CHECK-NEXT:    ret
 781         %tmp1 = load <2 x float>, ptr %A
 782         %tmp2 = load <2 x float>, ptr %B
 783         %tmp3 = call <2 x float> @llvm.aarch64.neon.fmin.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
 784         ret <2 x float> %tmp3
 785 }
 786
 787 define <4 x float> @fmin_4s(ptr %A, ptr %B) nounwind {
 788 ; CHECK-LABEL: fmin_4s:
 789 ; CHECK:       // %bb.0:
 790 ; CHECK-NEXT:    ldr q0, [x0]
 791 ; CHECK-NEXT:    ldr q1, [x1]
 792 ; CHECK-NEXT:    fmin.4s v0, v0, v1
 793 ; CHECK-NEXT:    ret
 794         %tmp1 = load <4 x float>, ptr %A
 795         %tmp2 = load <4 x float>, ptr %B
 796         %tmp3 = call <4 x float> @llvm.aarch64.neon.fmin.v4f32(<4 x float> %tmp1, <4 x float> %tmp2)
 797         ret <4 x float> %tmp3
 798 }
 799
 800 define <2 x double> @fmin_2d(ptr %A, ptr %B) nounwind {
 801 ; CHECK-LABEL: fmin_2d:
 802 ; CHECK:       // %bb.0:
 803 ; CHECK-NEXT:    ldr q0, [x0]
 804 ; CHECK-NEXT:    ldr q1, [x1]
 805 ; CHECK-NEXT:    fmin.2d v0, v0, v1
 806 ; CHECK-NEXT:    ret
 807         %tmp1 = load <2 x double>, ptr %A
 808         %tmp2 = load <2 x double>, ptr %B
 809         %tmp3 = call <2 x double> @llvm.aarch64.neon.fmin.v2f64(<2 x double> %tmp1, <2 x double> %tmp2)
 810         ret <2 x double> %tmp3
 811 }
 812
 813 declare <2 x float> @llvm.aarch64.neon.fmin.v2f32(<2 x float>, <2 x float>) nounwind readnone
 814 declare <4 x float> @llvm.aarch64.neon.fmin.v4f32(<4 x float>, <4 x float>) nounwind readnone
 815 declare <2 x double> @llvm.aarch64.neon.fmin.v2f64(<2 x double>, <2 x double>) nounwind readnone
 816
 817 define <2 x float> @fminp_2s(ptr %A, ptr %B) nounwind {
 818 ; CHECK-LABEL: fminp_2s:
 819 ; CHECK:       // %bb.0:
 820 ; CHECK-NEXT:    ldr d0, [x0]
 821 ; CHECK-NEXT:    ldr d1, [x1]
 822 ; CHECK-NEXT:    fminp.2s v0, v0, v1
 823 ; CHECK-NEXT:    ret
 824         %tmp1 = load <2 x float>, ptr %A
 825         %tmp2 = load <2 x float>, ptr %B
 826         %tmp3 = call <2 x float> @llvm.aarch64.neon.fminp.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
 827         ret <2 x float> %tmp3
 828 }
 829
 830 define <4 x float> @fminp_4s(ptr %A, ptr %B) nounwind {
 831 ; CHECK-LABEL: fminp_4s:
 832 ; CHECK:       // %bb.0:
 833 ; CHECK-NEXT:    ldr q0, [x0]
 834 ; CHECK-NEXT:    ldr q1, [x1]
 835 ; CHECK-NEXT:    fminp.4s v0, v0, v1
 836 ; CHECK-NEXT:    ret
 837         %tmp1 = load <4 x float>, ptr %A
 838         %tmp2 = load <4 x float>, ptr %B
 839         %tmp3 = call <4 x float> @llvm.aarch64.neon.fminp.v4f32(<4 x float> %tmp1, <4 x float> %tmp2)
 840         ret <4 x float> %tmp3
 841 }
 842
 843 define <2 x double> @fminp_2d(ptr %A, ptr %B) nounwind {
 844 ; CHECK-LABEL: fminp_2d:
 845 ; CHECK:       // %bb.0:
 846 ; CHECK-NEXT:    ldr q0, [x0]
 847 ; CHECK-NEXT:    ldr q1, [x1]
 848 ; CHECK-NEXT:    fminp.2d v0, v0, v1
 849 ; CHECK-NEXT:    ret
 850         %tmp1 = load <2 x double>, ptr %A
 851         %tmp2 = load <2 x double>, ptr %B
 852         %tmp3 = call <2 x double> @llvm.aarch64.neon.fminp.v2f64(<2 x double> %tmp1, <2 x double> %tmp2)
 853         ret <2 x double> %tmp3
 854 }
 855
 856 declare <2 x float> @llvm.aarch64.neon.fminp.v2f32(<2 x float>, <2 x float>) nounwind readnone
 857 declare <4 x float> @llvm.aarch64.neon.fminp.v4f32(<4 x float>, <4 x float>) nounwind readnone
 858 declare <2 x double> @llvm.aarch64.neon.fminp.v2f64(<2 x double>, <2 x double>) nounwind readnone
 859
 860 define <2 x float> @fminnmp_2s(ptr %A, ptr %B) nounwind {
 861 ; CHECK-LABEL: fminnmp_2s:
 862 ; CHECK:       // %bb.0:
 863 ; CHECK-NEXT:    ldr d0, [x0]
 864 ; CHECK-NEXT:    ldr d1, [x1]
 865 ; CHECK-NEXT:    fminnmp.2s v0, v0, v1
 866 ; CHECK-NEXT:    ret
 867         %tmp1 = load <2 x float>, ptr %A
 868         %tmp2 = load <2 x float>, ptr %B
 869         %tmp3 = call <2 x float> @llvm.aarch64.neon.fminnmp.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
 870         ret <2 x float> %tmp3
 871 }
 872
 873 define <4 x float> @fminnmp_4s(ptr %A, ptr %B) nounwind {
 874 ; CHECK-LABEL: fminnmp_4s:
 875 ; CHECK:       // %bb.0:
 876 ; CHECK-NEXT:    ldr q0, [x0]
 877 ; CHECK-NEXT:    ldr q1, [x1]
 878 ; CHECK-NEXT:    fminnmp.4s v0, v0, v1
 879 ; CHECK-NEXT:    ret
 880         %tmp1 = load <4 x float>, ptr %A
 881         %tmp2 = load <4 x float>, ptr %B
 882         %tmp3 = call <4 x float> @llvm.aarch64.neon.fminnmp.v4f32(<4 x float> %tmp1, <4 x float> %tmp2)
 883         ret <4 x float> %tmp3
 884 }
 885
 886 define <2 x double> @fminnmp_2d(ptr %A, ptr %B) nounwind {
 887 ; CHECK-LABEL: fminnmp_2d:
 888 ; CHECK:       // %bb.0:
 889 ; CHECK-NEXT:    ldr q0, [x0]
 890 ; CHECK-NEXT:    ldr q1, [x1]
 891 ; CHECK-NEXT:    fminnmp.2d v0, v0, v1
 892 ; CHECK-NEXT:    ret
 893         %tmp1 = load <2 x double>, ptr %A
 894         %tmp2 = load <2 x double>, ptr %B
 895         %tmp3 = call <2 x double> @llvm.aarch64.neon.fminnmp.v2f64(<2 x double> %tmp1, <2 x double> %tmp2)
 896         ret <2 x double> %tmp3
 897 }
 898
 899 declare <2 x float> @llvm.aarch64.neon.fminnmp.v2f32(<2 x float>, <2 x float>) nounwind readnone
 900 declare <4 x float> @llvm.aarch64.neon.fminnmp.v4f32(<4 x float>, <4 x float>) nounwind readnone
 901 declare <2 x double> @llvm.aarch64.neon.fminnmp.v2f64(<2 x double>, <2 x double>) nounwind readnone
 902
 903 define <2 x float> @fmaxnmp_2s(ptr %A, ptr %B) nounwind {
 904 ; CHECK-LABEL: fmaxnmp_2s:
 905 ; CHECK:       // %bb.0:
 906 ; CHECK-NEXT:    ldr d0, [x0]
 907 ; CHECK-NEXT:    ldr d1, [x1]
 908 ; CHECK-NEXT:    fmaxnmp.2s v0, v0, v1
 909 ; CHECK-NEXT:    ret
 910         %tmp1 = load <2 x float>, ptr %A
 911         %tmp2 = load <2 x float>, ptr %B
 912         %tmp3 = call <2 x float> @llvm.aarch64.neon.fmaxnmp.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
 913         ret <2 x float> %tmp3
 914 }
 915
 916 define <4 x float> @fmaxnmp_4s(ptr %A, ptr %B) nounwind {
 917 ; CHECK-LABEL: fmaxnmp_4s:
 918 ; CHECK:       // %bb.0:
 919 ; CHECK-NEXT:    ldr q0, [x0]
 920 ; CHECK-NEXT:    ldr q1, [x1]
 921 ; CHECK-NEXT:    fmaxnmp.4s v0, v0, v1
 922 ; CHECK-NEXT:    ret
 923         %tmp1 = load <4 x float>, ptr %A
 924         %tmp2 = load <4 x float>, ptr %B
 925         %tmp3 = call <4 x float> @llvm.aarch64.neon.fmaxnmp.v4f32(<4 x float> %tmp1, <4 x float> %tmp2)
 926         ret <4 x float> %tmp3
 927 }
 928
 929 define <2 x double> @fmaxnmp_2d(ptr %A, ptr %B) nounwind {
 930 ; CHECK-LABEL: fmaxnmp_2d:
 931 ; CHECK:       // %bb.0:
 932 ; CHECK-NEXT:    ldr q0, [x0]
 933 ; CHECK-NEXT:    ldr q1, [x1]
 934 ; CHECK-NEXT:    fmaxnmp.2d v0, v0, v1
 935 ; CHECK-NEXT:    ret
 936         %tmp1 = load <2 x double>, ptr %A
 937         %tmp2 = load <2 x double>, ptr %B
 938         %tmp3 = call <2 x double> @llvm.aarch64.neon.fmaxnmp.v2f64(<2 x double> %tmp1, <2 x double> %tmp2)
 939         ret <2 x double> %tmp3
 940 }
 941
 942 declare <2 x float> @llvm.aarch64.neon.fmaxnmp.v2f32(<2 x float>, <2 x float>) nounwind readnone
 943 declare <4 x float> @llvm.aarch64.neon.fmaxnmp.v4f32(<4 x float>, <4 x float>) nounwind readnone
 944 declare <2 x double> @llvm.aarch64.neon.fmaxnmp.v2f64(<2 x double>, <2 x double>) nounwind readnone