llvm/test/CodeGen/AArch64/misched-sort-resource-in-trace.mir

   1 # RUN: llc -mtriple=aarch64-none-linux-gnu -mcpu=exynos-m3 -verify-machineinstrs \
   2 # RUN: -run-pass=machine-scheduler -debug-only=machine-scheduler -o - %s \
   3 # RUN:  -misched-topdown=true -sched-print-cycles=true \
   4 # RUN:  -misched-dump-schedule-trace=true --misched-sort-resources-in-trace=true 2>&1 | FileCheck --check-prefix=SORTED %s
   5
   6 # RUN: llc -mtriple=aarch64-none-linux-gnu -mcpu=exynos-m3 -verify-machineinstrs \
   7 # RUN: -run-pass=machine-scheduler -debug-only=machine-scheduler -o - %s \
   8 # RUN:  -misched-topdown=true -sched-print-cycles=true \
   9 # RUN:  -misched-dump-schedule-trace=true --misched-sort-resources-in-trace=false 2>&1 | FileCheck --check-prefix=UNSORTED %s
  10
  11 # REQUIRES: asserts, aarch64-registered-target
  12 ---
  13 name: test
  14 tracksRegLiveness: true
  15 body:             |
  16   bb.0:
  17   liveins: $x0, $x1, $x3, $x4, $q2
  18   $x0, $q2 = LD1i32_POST $q2, 0, $x0, $x0 :: ("aarch64-strided-access" load (s32))
  19   $x1, $q2 = LD1i32_POST $q2, 0, $x1, $x1 :: ("aarch64-strided-access" load (s32))
  20 ...
  21
  22
  23 # SORTED-LABEL: *** Final schedule for %bb.0 ***
  24 # SORTED-NEXT:  * Schedule table (TopDown):
  25 # SORTED-NEXT:   i: issue
  26 # SORTED-NEXT:   x: resource booked
  27 # SORTED-NEXT: Cycle              | 0  | 1  | 2  |
  28 # SORTED-NEXT: SU(0)              | i  |    |    |
  29 # SORTED-NEXT:          M3UnitALU | x  |    |    |
  30 # SORTED-NEXT:         M3UnitNALU | x  |    |    |
  31 # SORTED-NEXT:            M3UnitL | x  | x  |    |
  32 # SORTED-NEXT: SU(1)              |    | i  |    |
  33 # SORTED-NEXT:          M3UnitALU |    | x  |    |
  34 # SORTED-NEXT:         M3UnitNALU |    | x  |    |
  35 # SORTED-NEXT:            M3UnitL |    | x  | x  |
  36 # SORTED-NEXT: SU(0) [TopReadyCycle = 0, BottomReadyCycle = 0]: $x0, $q2 = LD1i32_POST $q2(tied-def 1), 0, $x0(tied-def 0), $x0 :: ("aarch64-strided-access" load (s32))
  37 # SORTED-NEXT: SU(1) [TopReadyCycle = 1, BottomReadyCycle = 6]:   $x1, $q2 = LD1i32_POST $q2(tied-def 1), 0, $x1(tied-def 0), $x1 :: ("aarch64-strided-access" load (s32))
  38
  39 # UNSORTED-LABEL: *** Final schedule for %bb.0 ***
  40 # UNSORTED-NEXT:  * Schedule table (TopDown):
  41 # UNSORTED-NEXT:   i: issue
  42 # UNSORTED-NEXT:   x: resource booked
  43 # UNSORTED-NEXT: Cycle              | 0  | 1  | 2  |
  44 # UNSORTED-NEXT: SU(0)              | i  |    |    |
  45 # UNSORTED-NEXT:          M3UnitALU | x  |    |    |
  46 # UNSORTED-NEXT:            M3UnitL | x  | x  |    |
  47 # UNSORTED-NEXT:         M3UnitNALU | x  |    |    |
  48 # UNSORTED-NEXT: SU(1)              |    | i  |    |
  49 # UNSORTED-NEXT:          M3UnitALU |    | x  |    |
  50 # UNSORTED-NEXT:            M3UnitL |    | x  | x  |
  51 # UNSORTED-NEXT:         M3UnitNALU |    | x  |    |
  52 # UNSORTED-NEXT: SU(0) [TopReadyCycle = 0, BottomReadyCycle = 0]: $x0, $q2 = LD1i32_POST $q2(tied-def 1), 0, $x0(tied-def 0), $x0 :: ("aarch64-strided-access" load (s32))
  53 # UNSORTED-NEXT: SU(1) [TopReadyCycle = 1, BottomReadyCycle = 6]:   $x1, $q2 = LD1i32_POST $q2(tied-def 1), 0, $x1(tied-def 0), $x1 :: ("aarch64-strided-access" load (s32))