llvm/test/CodeGen/AArch64/sve-ptest-removal-cmplo.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64--linux-gnu -mattr=+sve %s -o - | FileCheck %s
   3
   4 ;
   5 ; Immediate Compares
   6 ;
   7
   8 define i32 @cmplo_imm_nxv16i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> %a) {
   9 ; CHECK-LABEL: cmplo_imm_nxv16i8:
  10 ; CHECK:       // %bb.0:
  11 ; CHECK-NEXT:    cmplo p0.b, p0/z, z0.b, #0
  12 ; CHECK-NEXT:    cset w0, ne
  13 ; CHECK-NEXT:    ret
  14   %1 = tail call <vscale x 16 x i1> @llvm.aarch64.sve.cmphi.nxv16i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> zeroinitializer, <vscale x 16 x i8> %a)
  15   %2 = tail call <vscale x 16 x i1> @llvm.aarch64.sve.ptrue.nxv16i1(i32 31)
  16   %3 = tail call i1 @llvm.aarch64.sve.ptest.any(<vscale x 16 x i1> %2, <vscale x 16 x i1> %1)
  17   %conv = zext i1 %3 to i32
  18   ret i32 %conv
  19 }
  20
  21 ;
  22 ; Wide Compares
  23 ;
  24
  25 define i32 @cmplo_wide_nxv16i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> %a, <vscale x 2 x i64> %b) {
  26 ; CHECK-LABEL: cmplo_wide_nxv16i8:
  27 ; CHECK:       // %bb.0:
  28 ; CHECK-NEXT:    cmplo p0.b, p0/z, z0.b, z1.d
  29 ; CHECK-NEXT:    cset w0, ne
  30 ; CHECK-NEXT:    ret
  31   %1 = tail call <vscale x 16 x i1> @llvm.aarch64.sve.cmplo.wide.nxv16i8(<vscale x 16 x i1> %pg, <vscale x 16 x i8> %a, <vscale x 2 x i64> %b)
  32   %2 = tail call i1 @llvm.aarch64.sve.ptest.any(<vscale x 16 x i1> %pg, <vscale x 16 x i1> %1)
  33   %conv = zext i1 %2 to i32
  34   ret i32 %conv
  35 }
  36
  37 define i32 @cmplo_wide_nxv8i16(<vscale x 16 x i1> %pg, <vscale x 8 x i16> %a, <vscale x 2 x i64> %b) {
  38 ; CHECK-LABEL: cmplo_wide_nxv8i16:
  39 ; CHECK:       // %bb.0:
  40 ; CHECK-NEXT:    cmplo p0.h, p0/z, z0.h, z1.d
  41 ; CHECK-NEXT:    cset w0, ne
  42 ; CHECK-NEXT:    ret
  43   %1 = tail call <vscale x 8 x i1> @llvm.aarch64.sve.convert.from.svbool.nxv8i1(<vscale x 16 x i1> %pg)
  44   %2 = tail call <vscale x 8 x i1> @llvm.aarch64.sve.cmplo.wide.nxv8i16(<vscale x 8 x i1> %1, <vscale x 8 x i16> %a, <vscale x 2 x i64> %b)
  45   %3 = tail call <vscale x 16 x i1> @llvm.aarch64.sve.convert.to.svbool.nxv8i1(<vscale x 8 x i1> %2)
  46   %4 = tail call i1 @llvm.aarch64.sve.ptest.any(<vscale x 16 x i1> %pg, <vscale x 16 x i1> %3)
  47   %conv = zext i1 %4 to i32
  48   ret i32 %conv
  49 }
  50
  51 define i32 @cmplo_wide_nxv4i32(<vscale x 16 x i1> %pg, <vscale x 4 x i32> %a, <vscale x 2 x i64> %b) {
  52 ; CHECK-LABEL: cmplo_wide_nxv4i32:
  53 ; CHECK:       // %bb.0:
  54 ; CHECK-NEXT:    cmplo p0.s, p0/z, z0.s, z1.d
  55 ; CHECK-NEXT:    cset w0, ne
  56 ; CHECK-NEXT:    ret
  57   %1 = tail call <vscale x 4 x i1> @llvm.aarch64.sve.convert.from.svbool.nxv4i1(<vscale x 16 x i1> %pg)
  58   %2 = tail call <vscale x 4 x i1> @llvm.aarch64.sve.cmplo.wide.nxv4i32(<vscale x 4 x i1> %1, <vscale x 4 x i32> %a, <vscale x 2 x i64> %b)
  59   %3 = tail call <vscale x 16 x i1> @llvm.aarch64.sve.convert.to.svbool.nxv4i1(<vscale x 4 x i1> %2)
  60   %4 = tail call i1 @llvm.aarch64.sve.ptest.any(<vscale x 16 x i1> %pg, <vscale x 16 x i1> %3)
  61   %conv = zext i1 %4 to i32
  62   ret i32 %conv
  63 }
  64
  65 declare <vscale x 16 x i1> @llvm.aarch64.sve.cmphi.nxv16i8(<vscale x 16 x i1>, <vscale x 16 x i8>, <vscale x 16 x i8>)
  66 declare <vscale x 16 x i1> @llvm.aarch64.sve.cmplo.wide.nxv16i8(<vscale x 16 x i1>, <vscale x 16 x i8>, <vscale x 2 x i64>)
  67 declare <vscale x 8 x i1> @llvm.aarch64.sve.cmplo.wide.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 2 x i64>)
  68 declare <vscale x 4 x i1> @llvm.aarch64.sve.cmplo.wide.nxv4i32(<vscale x 4 x i1>, <vscale x 4 x i32>, <vscale x 2 x i64>)
  69
  70 declare i1 @llvm.aarch64.sve.ptest.any(<vscale x 16 x i1>, <vscale x 16 x i1>)
  71
  72 declare <vscale x 16 x i1> @llvm.aarch64.sve.ptrue.nxv16i1(i32)
  73
  74 declare <vscale x 16 x i1> @llvm.aarch64.sve.convert.to.svbool.nxv8i1(<vscale x 8 x i1>)
  75 declare <vscale x 16 x i1> @llvm.aarch64.sve.convert.to.svbool.nxv4i1(<vscale x 4 x i1>)
  76
  77 declare <vscale x 8 x i1> @llvm.aarch64.sve.convert.from.svbool.nxv8i1(<vscale x 16 x i1>)
  78 declare <vscale x 4 x i1> @llvm.aarch64.sve.convert.from.svbool.nxv4i1(<vscale x 16 x i1>)