llvm/test/CodeGen/AArch64/sve-streaming-mode-fixed-length-int-vselect.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mattr=+sve -force-streaming-compatible-sve  < %s | FileCheck %s
   3
   4 target triple = "aarch64-unknown-linux-gnu"
   5
   6 define <4 x i8> @select_v4i8(<4 x i8> %op1, <4 x i8> %op2, <4 x i1> %mask) {
   7 ; CHECK-LABEL: select_v4i8:
   8 ; CHECK:       // %bb.0:
   9 ; CHECK-NEXT:    // kill: def $d2 killed $d2 def $z2
  10 ; CHECK-NEXT:    ptrue p0.h
  11 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $z0
  12 ; CHECK-NEXT:    // kill: def $d1 killed $d1 def $z1
  13 ; CHECK-NEXT:    lsl z2.h, z2.h, #15
  14 ; CHECK-NEXT:    asr z2.h, z2.h, #15
  15 ; CHECK-NEXT:    and z2.h, z2.h, #0x1
  16 ; CHECK-NEXT:    cmpne p0.h, p0/z, z2.h, #0
  17 ; CHECK-NEXT:    sel z0.h, p0, z0.h, z1.h
  18 ; CHECK-NEXT:    // kill: def $d0 killed $d0 killed $z0
  19 ; CHECK-NEXT:    ret
  20   %sel = select <4 x i1> %mask, <4 x i8> %op1, <4 x i8> %op2
  21   ret <4 x i8> %sel
  22 }
  23
  24 define <8 x i8> @select_v8i8(<8 x i8> %op1, <8 x i8> %op2, <8 x i1> %mask) {
  25 ; CHECK-LABEL: select_v8i8:
  26 ; CHECK:       // %bb.0:
  27 ; CHECK-NEXT:    // kill: def $d2 killed $d2 def $z2
  28 ; CHECK-NEXT:    ptrue p0.b
  29 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $z0
  30 ; CHECK-NEXT:    // kill: def $d1 killed $d1 def $z1
  31 ; CHECK-NEXT:    lsl z2.b, z2.b, #7
  32 ; CHECK-NEXT:    asr z2.b, z2.b, #7
  33 ; CHECK-NEXT:    and z2.b, z2.b, #0x1
  34 ; CHECK-NEXT:    cmpne p0.b, p0/z, z2.b, #0
  35 ; CHECK-NEXT:    sel z0.b, p0, z0.b, z1.b
  36 ; CHECK-NEXT:    // kill: def $d0 killed $d0 killed $z0
  37 ; CHECK-NEXT:    ret
  38   %sel = select <8 x i1> %mask, <8 x i8> %op1, <8 x i8> %op2
  39   ret <8 x i8> %sel
  40 }
  41
  42 define <16 x i8> @select_v16i8(<16 x i8> %op1, <16 x i8> %op2, <16 x i1> %mask) {
  43 ; CHECK-LABEL: select_v16i8:
  44 ; CHECK:       // %bb.0:
  45 ; CHECK-NEXT:    // kill: def $q2 killed $q2 def $z2
  46 ; CHECK-NEXT:    ptrue p0.b
  47 ; CHECK-NEXT:    // kill: def $q0 killed $q0 def $z0
  48 ; CHECK-NEXT:    // kill: def $q1 killed $q1 def $z1
  49 ; CHECK-NEXT:    lsl z2.b, z2.b, #7
  50 ; CHECK-NEXT:    asr z2.b, z2.b, #7
  51 ; CHECK-NEXT:    and z2.b, z2.b, #0x1
  52 ; CHECK-NEXT:    cmpne p0.b, p0/z, z2.b, #0
  53 ; CHECK-NEXT:    sel z0.b, p0, z0.b, z1.b
  54 ; CHECK-NEXT:    // kill: def $q0 killed $q0 killed $z0
  55 ; CHECK-NEXT:    ret
  56   %sel = select <16 x i1> %mask, <16 x i8> %op1, <16 x i8> %op2
  57   ret <16 x i8> %sel
  58 }
  59
  60 define void @select_v32i8(ptr %a, ptr %b) {
  61 ; CHECK-LABEL: select_v32i8:
  62 ; CHECK:       // %bb.0:
  63 ; CHECK-NEXT:    ptrue p0.b, vl16
  64 ; CHECK-NEXT:    ldp q0, q2, [x0]
  65 ; CHECK-NEXT:    ldp q1, q3, [x1]
  66 ; CHECK-NEXT:    cmpeq p1.b, p0/z, z0.b, z1.b
  67 ; CHECK-NEXT:    cmpeq p0.b, p0/z, z2.b, z3.b
  68 ; CHECK-NEXT:    sel z0.b, p1, z0.b, z1.b
  69 ; CHECK-NEXT:    sel z1.b, p0, z2.b, z3.b
  70 ; CHECK-NEXT:    stp q0, q1, [x0]
  71 ; CHECK-NEXT:    ret
  72   %op1 = load <32 x i8>, ptr %a
  73   %op2 = load <32 x i8>, ptr %b
  74   %mask = icmp eq <32 x i8> %op1, %op2
  75   %sel = select <32 x i1> %mask, <32 x i8> %op1, <32 x i8> %op2
  76   store <32 x i8> %sel, ptr %a
  77   ret void
  78 }
  79
  80 define <2 x i16> @select_v2i16(<2 x i16> %op1, <2 x i16> %op2, <2 x i1> %mask) {
  81 ; CHECK-LABEL: select_v2i16:
  82 ; CHECK:       // %bb.0:
  83 ; CHECK-NEXT:    // kill: def $d2 killed $d2 def $z2
  84 ; CHECK-NEXT:    ptrue p0.s
  85 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $z0
  86 ; CHECK-NEXT:    // kill: def $d1 killed $d1 def $z1
  87 ; CHECK-NEXT:    lsl z2.s, z2.s, #31
  88 ; CHECK-NEXT:    asr z2.s, z2.s, #31
  89 ; CHECK-NEXT:    and z2.s, z2.s, #0x1
  90 ; CHECK-NEXT:    cmpne p0.s, p0/z, z2.s, #0
  91 ; CHECK-NEXT:    sel z0.s, p0, z0.s, z1.s
  92 ; CHECK-NEXT:    // kill: def $d0 killed $d0 killed $z0
  93 ; CHECK-NEXT:    ret
  94   %sel = select <2 x i1> %mask, <2 x i16> %op1, <2 x i16> %op2
  95   ret <2 x i16> %sel
  96 }
  97
  98 define <4 x i16> @select_v4i16(<4 x i16> %op1, <4 x i16> %op2, <4 x i1> %mask) {
  99 ; CHECK-LABEL: select_v4i16:
 100 ; CHECK:       // %bb.0:
 101 ; CHECK-NEXT:    // kill: def $d2 killed $d2 def $z2
 102 ; CHECK-NEXT:    ptrue p0.h
 103 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $z0
 104 ; CHECK-NEXT:    // kill: def $d1 killed $d1 def $z1
 105 ; CHECK-NEXT:    lsl z2.h, z2.h, #15
 106 ; CHECK-NEXT:    asr z2.h, z2.h, #15
 107 ; CHECK-NEXT:    and z2.h, z2.h, #0x1
 108 ; CHECK-NEXT:    cmpne p0.h, p0/z, z2.h, #0
 109 ; CHECK-NEXT:    sel z0.h, p0, z0.h, z1.h
 110 ; CHECK-NEXT:    // kill: def $d0 killed $d0 killed $z0
 111 ; CHECK-NEXT:    ret
 112   %sel = select <4 x i1> %mask, <4 x i16> %op1, <4 x i16> %op2
 113   ret <4 x i16> %sel
 114 }
 115
 116 define <8 x i16> @select_v8i16(<8 x i16> %op1, <8 x i16> %op2, <8 x i1> %mask) {
 117 ; CHECK-LABEL: select_v8i16:
 118 ; CHECK:       // %bb.0:
 119 ; CHECK-NEXT:    // kill: def $d2 killed $d2 def $z2
 120 ; CHECK-NEXT:    ptrue p0.h
 121 ; CHECK-NEXT:    // kill: def $q0 killed $q0 def $z0
 122 ; CHECK-NEXT:    // kill: def $q1 killed $q1 def $z1
 123 ; CHECK-NEXT:    uunpklo z2.h, z2.b
 124 ; CHECK-NEXT:    lsl z2.h, z2.h, #15
 125 ; CHECK-NEXT:    asr z2.h, z2.h, #15
 126 ; CHECK-NEXT:    and z2.h, z2.h, #0x1
 127 ; CHECK-NEXT:    cmpne p0.h, p0/z, z2.h, #0
 128 ; CHECK-NEXT:    sel z0.h, p0, z0.h, z1.h
 129 ; CHECK-NEXT:    // kill: def $q0 killed $q0 killed $z0
 130 ; CHECK-NEXT:    ret
 131   %sel = select <8 x i1> %mask, <8 x i16> %op1, <8 x i16> %op2
 132   ret <8 x i16> %sel
 133 }
 134
 135 define void @select_v16i16(ptr %a, ptr %b) {
 136 ; CHECK-LABEL: select_v16i16:
 137 ; CHECK:       // %bb.0:
 138 ; CHECK-NEXT:    ptrue p0.h, vl8
 139 ; CHECK-NEXT:    ldp q0, q2, [x0]
 140 ; CHECK-NEXT:    ldp q1, q3, [x1]
 141 ; CHECK-NEXT:    cmpeq p1.h, p0/z, z0.h, z1.h
 142 ; CHECK-NEXT:    cmpeq p0.h, p0/z, z2.h, z3.h
 143 ; CHECK-NEXT:    sel z0.h, p1, z0.h, z1.h
 144 ; CHECK-NEXT:    sel z1.h, p0, z2.h, z3.h
 145 ; CHECK-NEXT:    stp q0, q1, [x0]
 146 ; CHECK-NEXT:    ret
 147   %op1 = load <16 x i16>, ptr %a
 148   %op2 = load <16 x i16>, ptr %b
 149   %mask = icmp eq <16 x i16> %op1, %op2
 150   %sel = select <16 x i1> %mask, <16 x i16> %op1, <16 x i16> %op2
 151   store <16 x i16> %sel, ptr %a
 152   ret void
 153 }
 154
 155 define <2 x i32> @select_v2i32(<2 x i32> %op1, <2 x i32> %op2, <2 x i1> %mask) {
 156 ; CHECK-LABEL: select_v2i32:
 157 ; CHECK:       // %bb.0:
 158 ; CHECK-NEXT:    // kill: def $d2 killed $d2 def $z2
 159 ; CHECK-NEXT:    ptrue p0.s
 160 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $z0
 161 ; CHECK-NEXT:    // kill: def $d1 killed $d1 def $z1
 162 ; CHECK-NEXT:    lsl z2.s, z2.s, #31
 163 ; CHECK-NEXT:    asr z2.s, z2.s, #31
 164 ; CHECK-NEXT:    and z2.s, z2.s, #0x1
 165 ; CHECK-NEXT:    cmpne p0.s, p0/z, z2.s, #0
 166 ; CHECK-NEXT:    sel z0.s, p0, z0.s, z1.s
 167 ; CHECK-NEXT:    // kill: def $d0 killed $d0 killed $z0
 168 ; CHECK-NEXT:    ret
 169   %sel = select <2 x i1> %mask, <2 x i32> %op1, <2 x i32> %op2
 170   ret <2 x i32> %sel
 171 }
 172
 173 define <4 x i32> @select_v4i32(<4 x i32> %op1, <4 x i32> %op2, <4 x i1> %mask) {
 174 ; CHECK-LABEL: select_v4i32:
 175 ; CHECK:       // %bb.0:
 176 ; CHECK-NEXT:    // kill: def $d2 killed $d2 def $z2
 177 ; CHECK-NEXT:    ptrue p0.s
 178 ; CHECK-NEXT:    // kill: def $q0 killed $q0 def $z0
 179 ; CHECK-NEXT:    // kill: def $q1 killed $q1 def $z1
 180 ; CHECK-NEXT:    uunpklo z2.s, z2.h
 181 ; CHECK-NEXT:    lsl z2.s, z2.s, #31
 182 ; CHECK-NEXT:    asr z2.s, z2.s, #31
 183 ; CHECK-NEXT:    and z2.s, z2.s, #0x1
 184 ; CHECK-NEXT:    cmpne p0.s, p0/z, z2.s, #0
 185 ; CHECK-NEXT:    sel z0.s, p0, z0.s, z1.s
 186 ; CHECK-NEXT:    // kill: def $q0 killed $q0 killed $z0
 187 ; CHECK-NEXT:    ret
 188   %sel = select <4 x i1> %mask, <4 x i32> %op1, <4 x i32> %op2
 189   ret <4 x i32> %sel
 190 }
 191
 192 define void @select_v8i32(ptr %a, ptr %b) {
 193 ; CHECK-LABEL: select_v8i32:
 194 ; CHECK:       // %bb.0:
 195 ; CHECK-NEXT:    ptrue p0.s, vl4
 196 ; CHECK-NEXT:    ldp q0, q2, [x0]
 197 ; CHECK-NEXT:    ldp q1, q3, [x1]
 198 ; CHECK-NEXT:    cmpeq p1.s, p0/z, z0.s, z1.s
 199 ; CHECK-NEXT:    cmpeq p0.s, p0/z, z2.s, z3.s
 200 ; CHECK-NEXT:    sel z0.s, p1, z0.s, z1.s
 201 ; CHECK-NEXT:    sel z1.s, p0, z2.s, z3.s
 202 ; CHECK-NEXT:    stp q0, q1, [x0]
 203 ; CHECK-NEXT:    ret
 204   %op1 = load <8 x i32>, ptr %a
 205   %op2 = load <8 x i32>, ptr %b
 206   %mask = icmp eq <8 x i32> %op1, %op2
 207   %sel = select <8 x i1> %mask, <8 x i32> %op1, <8 x i32> %op2
 208   store <8 x i32> %sel, ptr %a
 209   ret void
 210 }
 211
 212 define <1 x i64> @select_v1i64(<1 x i64> %op1, <1 x i64> %op2, <1 x i1> %mask) {
 213 ; CHECK-LABEL: select_v1i64:
 214 ; CHECK:       // %bb.0:
 215 ; CHECK-NEXT:    ptrue p0.d
 216 ; CHECK-NEXT:    // kill: def $w0 killed $w0 def $x0
 217 ; CHECK-NEXT:    and x8, x0, #0x1
 218 ; CHECK-NEXT:    // kill: def $d0 killed $d0 def $z0
 219 ; CHECK-NEXT:    // kill: def $d1 killed $d1 def $z1
 220 ; CHECK-NEXT:    mov z2.d, x8
 221 ; CHECK-NEXT:    cmpne p0.d, p0/z, z2.d, #0
 222 ; CHECK-NEXT:    sel z0.d, p0, z0.d, z1.d
 223 ; CHECK-NEXT:    // kill: def $d0 killed $d0 killed $z0
 224 ; CHECK-NEXT:    ret
 225   %sel = select <1 x i1> %mask, <1 x i64> %op1, <1 x i64> %op2
 226   ret <1 x i64> %sel
 227 }
 228
 229 define <2 x i64> @select_v2i64(<2 x i64> %op1, <2 x i64> %op2, <2 x i1> %mask) {
 230 ; CHECK-LABEL: select_v2i64:
 231 ; CHECK:       // %bb.0:
 232 ; CHECK-NEXT:    // kill: def $d2 killed $d2 def $z2
 233 ; CHECK-NEXT:    ptrue p0.d
 234 ; CHECK-NEXT:    // kill: def $q0 killed $q0 def $z0
 235 ; CHECK-NEXT:    // kill: def $q1 killed $q1 def $z1
 236 ; CHECK-NEXT:    uunpklo z2.d, z2.s
 237 ; CHECK-NEXT:    lsl z2.d, z2.d, #63
 238 ; CHECK-NEXT:    asr z2.d, z2.d, #63
 239 ; CHECK-NEXT:    and z2.d, z2.d, #0x1
 240 ; CHECK-NEXT:    cmpne p0.d, p0/z, z2.d, #0
 241 ; CHECK-NEXT:    sel z0.d, p0, z0.d, z1.d
 242 ; CHECK-NEXT:    // kill: def $q0 killed $q0 killed $z0
 243 ; CHECK-NEXT:    ret
 244   %sel = select <2 x i1> %mask, <2 x i64> %op1, <2 x i64> %op2
 245   ret <2 x i64> %sel
 246 }
 247
 248 define void @select_v4i64(ptr %a, ptr %b) {
 249 ; CHECK-LABEL: select_v4i64:
 250 ; CHECK:       // %bb.0:
 251 ; CHECK-NEXT:    ptrue p0.d, vl2
 252 ; CHECK-NEXT:    ldp q0, q2, [x0]
 253 ; CHECK-NEXT:    ldp q1, q3, [x1]
 254 ; CHECK-NEXT:    cmpeq p1.d, p0/z, z0.d, z1.d
 255 ; CHECK-NEXT:    cmpeq p0.d, p0/z, z2.d, z3.d
 256 ; CHECK-NEXT:    sel z0.d, p1, z0.d, z1.d
 257 ; CHECK-NEXT:    sel z1.d, p0, z2.d, z3.d
 258 ; CHECK-NEXT:    stp q0, q1, [x0]
 259 ; CHECK-NEXT:    ret
 260   %op1 = load <4 x i64>, ptr %a
 261   %op2 = load <4 x i64>, ptr %b
 262   %mask = icmp eq <4 x i64> %op1, %op2
 263   %sel = select <4 x i1> %mask, <4 x i64> %op1, <4 x i64> %op2
 264   store <4 x i64> %sel, ptr %a
 265   ret void
 266 }