llvm/test/CodeGen/AArch64/sve-streaming-mode-fixed-length-subvector.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mattr=+sve -force-streaming-compatible-sve < %s | FileCheck %s
   3
   4
   5 ; Test we can code generater patterns of the form:
   6 ;   fixed_length_vector = ISD::EXTRACT_SUBVECTOR scalable_vector, 0
   7 ;   scalable_vector = ISD::INSERT_SUBVECTOR scalable_vector, fixed_length_vector, 0
   8 ;
   9 ; NOTE: Currently shufflevector does not support scalable vectors so it cannot
  10 ; be used to model the above operations.  Instead these tests rely on knowing
  11 ; how fixed length operation are lowered to scalable ones, with multiple blocks
  12 ; ensuring insert/extract sequences are not folded away.
  13
  14 target datalayout = "e-m:o-i64:64-i128:128-n32:64-S128"
  15 target triple = "aarch64-unknown-linux-gnu"
  16
  17 ; i8
  18 define void @subvector_v4i8(ptr %in, ptr %out) {
  19 ; CHECK-LABEL: subvector_v4i8:
  20 ; CHECK:       // %bb.0: // %bb1
  21 ; CHECK-NEXT:    ptrue p0.h, vl4
  22 ; CHECK-NEXT:    ld1b { z0.h }, p0/z, [x0]
  23 ; CHECK-NEXT:    st1b { z0.h }, p0, [x1]
  24 ; CHECK-NEXT:    ret
  25   %a = load <4 x i8>, ptr %in
  26   br label %bb1
  27
  28 bb1:
  29   store <4 x i8> %a, ptr %out
  30   ret void
  31 }
  32
  33 define void @subvector_v8i8(ptr %in, ptr %out) {
  34 ; CHECK-LABEL: subvector_v8i8:
  35 ; CHECK:       // %bb.0: // %bb1
  36 ; CHECK-NEXT:    ldr d0, [x0]
  37 ; CHECK-NEXT:    str d0, [x1]
  38 ; CHECK-NEXT:    ret
  39   %a = load <8 x i8>, ptr %in
  40   br label %bb1
  41
  42 bb1:
  43   store <8 x i8> %a, ptr %out
  44   ret void
  45 }
  46
  47 define void @subvector_v16i8(ptr %in, ptr %out) {
  48 ; CHECK-LABEL: subvector_v16i8:
  49 ; CHECK:       // %bb.0: // %bb1
  50 ; CHECK-NEXT:    ldr q0, [x0]
  51 ; CHECK-NEXT:    str q0, [x1]
  52 ; CHECK-NEXT:    ret
  53   %a = load <16 x i8>, ptr %in
  54   br label %bb1
  55
  56 bb1:
  57   store <16 x i8> %a, ptr %out
  58   ret void
  59 }
  60
  61 define void @subvector_v32i8(ptr %in, ptr %out) {
  62 ; CHECK-LABEL: subvector_v32i8:
  63 ; CHECK:       // %bb.0: // %bb1
  64 ; CHECK-NEXT:    ldp q0, q1, [x0]
  65 ; CHECK-NEXT:    stp q0, q1, [x1]
  66 ; CHECK-NEXT:    ret
  67   %a = load <32 x i8>, ptr %in
  68   br label %bb1
  69
  70 bb1:
  71   store <32 x i8> %a, ptr %out
  72   ret void
  73 }
  74
  75 ; i16
  76 define void @subvector_v2i16(ptr %in, ptr %out) {
  77 ; CHECK-LABEL: subvector_v2i16:
  78 ; CHECK:       // %bb.0: // %bb1
  79 ; CHECK-NEXT:    sub sp, sp, #16
  80 ; CHECK-NEXT:    .cfi_def_cfa_offset 16
  81 ; CHECK-NEXT:    ldrh w8, [x0, #2]
  82 ; CHECK-NEXT:    ptrue p0.s, vl2
  83 ; CHECK-NEXT:    str w8, [sp, #12]
  84 ; CHECK-NEXT:    ldrh w8, [x0]
  85 ; CHECK-NEXT:    str w8, [sp, #8]
  86 ; CHECK-NEXT:    ldr d0, [sp, #8]
  87 ; CHECK-NEXT:    st1h { z0.s }, p0, [x1]
  88 ; CHECK-NEXT:    add sp, sp, #16
  89 ; CHECK-NEXT:    ret
  90   %a = load <2 x i16>, ptr %in
  91   br label %bb1
  92
  93 bb1:
  94   store <2 x i16> %a, ptr %out
  95   ret void
  96 }
  97
  98 define void @subvector_v4i16(ptr %in, ptr %out) {
  99 ; CHECK-LABEL: subvector_v4i16:
 100 ; CHECK:       // %bb.0: // %bb1
 101 ; CHECK-NEXT:    ldr d0, [x0]
 102 ; CHECK-NEXT:    str d0, [x1]
 103 ; CHECK-NEXT:    ret
 104   %a = load <4 x i16>, ptr %in
 105   br label %bb1
 106
 107 bb1:
 108   store <4 x i16> %a, ptr %out
 109   ret void
 110 }
 111
 112 define void @subvector_v8i16(ptr %in, ptr %out) {
 113 ; CHECK-LABEL: subvector_v8i16:
 114 ; CHECK:       // %bb.0: // %bb1
 115 ; CHECK-NEXT:    ldr q0, [x0]
 116 ; CHECK-NEXT:    str q0, [x1]
 117 ; CHECK-NEXT:    ret
 118   %a = load <8 x i16>, ptr %in
 119   br label %bb1
 120
 121 bb1:
 122   store <8 x i16> %a, ptr %out
 123   ret void
 124 }
 125
 126 define void @subvector_v16i16(ptr %in, ptr %out) {
 127 ; CHECK-LABEL: subvector_v16i16:
 128 ; CHECK:       // %bb.0: // %bb1
 129 ; CHECK-NEXT:    ldp q0, q1, [x0]
 130 ; CHECK-NEXT:    stp q0, q1, [x1]
 131 ; CHECK-NEXT:    ret
 132   %a = load <16 x i16>, ptr %in
 133   br label %bb1
 134
 135 bb1:
 136   store <16 x i16> %a, ptr %out
 137   ret void
 138 }
 139
 140 ; i32
 141 define void @subvector_v2i32(ptr %in, ptr %out) {
 142 ; CHECK-LABEL: subvector_v2i32:
 143 ; CHECK:       // %bb.0: // %bb1
 144 ; CHECK-NEXT:    ldr d0, [x0]
 145 ; CHECK-NEXT:    str d0, [x1]
 146 ; CHECK-NEXT:    ret
 147   %a = load <2 x i32>, ptr %in
 148   br label %bb1
 149
 150 bb1:
 151   store <2 x i32> %a, ptr %out
 152   ret void
 153 }
 154
 155 define void @subvector_v4i32(ptr %in, ptr %out) {
 156 ; CHECK-LABEL: subvector_v4i32:
 157 ; CHECK:       // %bb.0: // %bb1
 158 ; CHECK-NEXT:    ldr q0, [x0]
 159 ; CHECK-NEXT:    str q0, [x1]
 160 ; CHECK-NEXT:    ret
 161   %a = load <4 x i32>, ptr %in
 162   br label %bb1
 163
 164 bb1:
 165   store <4 x i32> %a, ptr %out
 166   ret void
 167 }
 168
 169 define void @subvector_v8i32(ptr %in, ptr %out) {
 170 ; CHECK-LABEL: subvector_v8i32:
 171 ; CHECK:       // %bb.0: // %bb1
 172 ; CHECK-NEXT:    ldp q0, q1, [x0]
 173 ; CHECK-NEXT:    stp q0, q1, [x1]
 174 ; CHECK-NEXT:    ret
 175   %a = load <8 x i32>, ptr %in
 176   br label %bb1
 177
 178 bb1:
 179   store <8 x i32> %a, ptr %out
 180   ret void
 181 }
 182
 183 ; i64
 184 define void @subvector_v2i64(ptr %in, ptr %out) {
 185 ; CHECK-LABEL: subvector_v2i64:
 186 ; CHECK:       // %bb.0: // %bb1
 187 ; CHECK-NEXT:    ldr q0, [x0]
 188 ; CHECK-NEXT:    str q0, [x1]
 189 ; CHECK-NEXT:    ret
 190   %a = load <2 x i64>, ptr %in
 191   br label %bb1
 192
 193 bb1:
 194   store <2 x i64> %a, ptr %out
 195   ret void
 196 }
 197
 198 define void @subvector_v4i64(ptr %in, ptr %out) {
 199 ; CHECK-LABEL: subvector_v4i64:
 200 ; CHECK:       // %bb.0: // %bb1
 201 ; CHECK-NEXT:    ldp q0, q1, [x0]
 202 ; CHECK-NEXT:    stp q0, q1, [x1]
 203 ; CHECK-NEXT:    ret
 204   %a = load <4 x i64>, ptr %in
 205   br label %bb1
 206
 207 bb1:
 208   store <4 x i64> %a, ptr %out
 209   ret void
 210 }
 211
 212 ; f16
 213 define void @subvector_v2f16(ptr %in, ptr %out) {
 214 ; CHECK-LABEL: subvector_v2f16:
 215 ; CHECK:       // %bb.0: // %bb1
 216 ; CHECK-NEXT:    ldr w8, [x0]
 217 ; CHECK-NEXT:    str w8, [x1]
 218 ; CHECK-NEXT:    ret
 219   %a = load <2 x half>, ptr %in
 220   br label %bb1
 221
 222 bb1:
 223   store <2 x half> %a, ptr %out
 224   ret void
 225 }
 226
 227 define void @subvector_v4f16(ptr %in, ptr %out) {
 228 ; CHECK-LABEL: subvector_v4f16:
 229 ; CHECK:       // %bb.0: // %bb1
 230 ; CHECK-NEXT:    ldr d0, [x0]
 231 ; CHECK-NEXT:    str d0, [x1]
 232 ; CHECK-NEXT:    ret
 233   %a = load <4 x half>, ptr %in
 234   br label %bb1
 235
 236 bb1:
 237   store <4 x half> %a, ptr %out
 238   ret void
 239 }
 240
 241 define void @subvector_v8f16(ptr %in, ptr %out) {
 242 ; CHECK-LABEL: subvector_v8f16:
 243 ; CHECK:       // %bb.0: // %bb1
 244 ; CHECK-NEXT:    ldr q0, [x0]
 245 ; CHECK-NEXT:    str q0, [x1]
 246 ; CHECK-NEXT:    ret
 247   %a = load <8 x half>, ptr %in
 248   br label %bb1
 249
 250 bb1:
 251   store <8 x half> %a, ptr %out
 252   ret void
 253 }
 254
 255 define void @subvector_v16f16(ptr %in, ptr %out) {
 256 ; CHECK-LABEL: subvector_v16f16:
 257 ; CHECK:       // %bb.0: // %bb1
 258 ; CHECK-NEXT:    ldp q0, q1, [x0]
 259 ; CHECK-NEXT:    stp q0, q1, [x1]
 260 ; CHECK-NEXT:    ret
 261   %a = load <16 x half>, ptr %in
 262   br label %bb1
 263
 264 bb1:
 265   store <16 x half> %a, ptr %out
 266   ret void
 267 }
 268
 269 ; f32
 270 define void @subvector_v2f32(ptr %in, ptr %out) {
 271 ; CHECK-LABEL: subvector_v2f32:
 272 ; CHECK:       // %bb.0: // %bb1
 273 ; CHECK-NEXT:    ldr d0, [x0]
 274 ; CHECK-NEXT:    str d0, [x1]
 275 ; CHECK-NEXT:    ret
 276   %a = load <2 x float>, ptr %in
 277   br label %bb1
 278
 279 bb1:
 280   store <2 x float> %a, ptr %out
 281   ret void
 282 }
 283
 284 define void @subvector_v4f32(ptr %in, ptr %out) {
 285 ; CHECK-LABEL: subvector_v4f32:
 286 ; CHECK:       // %bb.0: // %bb1
 287 ; CHECK-NEXT:    ldr q0, [x0]
 288 ; CHECK-NEXT:    str q0, [x1]
 289 ; CHECK-NEXT:    ret
 290   %a = load <4 x float>, ptr %in
 291   br label %bb1
 292
 293 bb1:
 294   store <4 x float> %a, ptr %out
 295   ret void
 296 }
 297
 298 define void @subvector_v8f32(ptr %in, ptr %out) {
 299 ; CHECK-LABEL: subvector_v8f32:
 300 ; CHECK:       // %bb.0: // %bb1
 301 ; CHECK-NEXT:    ldp q0, q1, [x0]
 302 ; CHECK-NEXT:    stp q0, q1, [x1]
 303 ; CHECK-NEXT:    ret
 304   %a = load <8 x float>,ptr %in
 305   br label %bb1
 306
 307 bb1:
 308   store <8 x float> %a, ptr %out
 309   ret void
 310 }
 311
 312 ; f64
 313 define void @subvector_v2f64(ptr %in, ptr %out) {
 314 ; CHECK-LABEL: subvector_v2f64:
 315 ; CHECK:       // %bb.0: // %bb1
 316 ; CHECK-NEXT:    ldr q0, [x0]
 317 ; CHECK-NEXT:    str q0, [x1]
 318 ; CHECK-NEXT:    ret
 319   %a = load <2 x double>, ptr %in
 320   br label %bb1
 321
 322 bb1:
 323   store <2 x double> %a, ptr %out
 324   ret void
 325 }
 326
 327 define void @subvector_v4f64(ptr %in, ptr %out) {
 328 ; CHECK-LABEL: subvector_v4f64:
 329 ; CHECK:       // %bb.0: // %bb1
 330 ; CHECK-NEXT:    ldp q0, q1, [x0]
 331 ; CHECK-NEXT:    stp q0, q1, [x1]
 332 ; CHECK-NEXT:    ret
 333   %a = load <4 x double>, ptr %in
 334   br label %bb1
 335
 336 bb1:
 337   store <4 x double> %a, ptr %out
 338   ret void
 339 }