llvm/test/CodeGen/AArch64/sve2-intrinsics-fp-converts.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2 < %s | FileCheck %s
   3 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sme < %s | FileCheck %s
   4
   5 ;
   6 ; FCVTLT
   7 ;
   8
   9 define <vscale x 4 x float> @fcvtlt_f32_f16(<vscale x 4 x float> %a, <vscale x 4 x i1> %pg, <vscale x 8 x half> %b) {
  10 ; CHECK-LABEL: fcvtlt_f32_f16:
  11 ; CHECK:       // %bb.0:
  12 ; CHECK-NEXT:    fcvtlt z0.s, p0/m, z1.h
  13 ; CHECK-NEXT:    ret
  14   %out = call <vscale x 4 x float> @llvm.aarch64.sve.fcvtlt.f32f16(<vscale x 4 x float> %a,
  15                                                                    <vscale x 4 x i1> %pg,
  16                                                                    <vscale x 8 x half> %b)
  17   ret <vscale x 4 x float> %out
  18 }
  19
  20 define <vscale x 2 x double> @fcvtlt_f64_f32(<vscale x 2 x double> %a, <vscale x 2 x i1> %pg, <vscale x 4 x float> %b) {
  21 ; CHECK-LABEL: fcvtlt_f64_f32:
  22 ; CHECK:       // %bb.0:
  23 ; CHECK-NEXT:    fcvtlt z0.d, p0/m, z1.s
  24 ; CHECK-NEXT:    ret
  25   %out = call <vscale x 2 x double> @llvm.aarch64.sve.fcvtlt.f64f32(<vscale x 2 x double> %a,
  26                                                                     <vscale x 2 x i1> %pg,
  27                                                                     <vscale x 4 x float> %b)
  28   ret <vscale x 2 x double> %out
  29 }
  30
  31 ;
  32 ; FCVTNT
  33 ;
  34
  35 define <vscale x 8 x half> @fcvtnt_f16_f32(<vscale x 8 x half> %a, <vscale x 4 x i1> %pg, <vscale x 4 x float> %b) {
  36 ; CHECK-LABEL: fcvtnt_f16_f32:
  37 ; CHECK:       // %bb.0:
  38 ; CHECK-NEXT:    fcvtnt z0.h, p0/m, z1.s
  39 ; CHECK-NEXT:    ret
  40   %out = call <vscale x 8 x half> @llvm.aarch64.sve.fcvtnt.f16f32(<vscale x 8 x half> %a,
  41                                                              <vscale x 4 x i1> %pg,
  42                                                              <vscale x 4 x float> %b)
  43   ret <vscale x 8 x half> %out
  44 }
  45
  46 define <vscale x 4 x float> @fcvtnt_f32_f64(<vscale x 4 x float> %a, <vscale x 2 x i1> %pg, <vscale x 2 x double> %b) {
  47 ; CHECK-LABEL: fcvtnt_f32_f64:
  48 ; CHECK:       // %bb.0:
  49 ; CHECK-NEXT:    fcvtnt z0.s, p0/m, z1.d
  50 ; CHECK-NEXT:    ret
  51   %out = call <vscale x 4 x float> @llvm.aarch64.sve.fcvtnt.f32f64(<vscale x 4 x float> %a,
  52                                                                    <vscale x 2 x i1> %pg,
  53                                                                    <vscale x 2 x double> %b)
  54   ret <vscale x 4 x float> %out
  55 }
  56
  57 ;
  58 ; FCVTX
  59 ;
  60
  61 define <vscale x 4 x float> @fcvtx_f32_f64(<vscale x 4 x float> %a, <vscale x 2 x i1> %pg, <vscale x 2 x double> %b) {
  62 ; CHECK-LABEL: fcvtx_f32_f64:
  63 ; CHECK:       // %bb.0:
  64 ; CHECK-NEXT:    fcvtx z0.s, p0/m, z1.d
  65 ; CHECK-NEXT:    ret
  66   %out = call <vscale x 4 x float> @llvm.aarch64.sve.fcvtx.f32f64(<vscale x 4 x float> %a,
  67                                                                   <vscale x 2 x i1> %pg,
  68                                                                   <vscale x 2 x double> %b)
  69   ret <vscale x 4 x float> %out
  70 }
  71
  72 ;
  73 ; FCVTXNT
  74 ;
  75
  76 define <vscale x 4 x float> @fcvtxnt_f32_f64(<vscale x 4 x float> %a, <vscale x 2 x i1> %pg, <vscale x 2 x double> %b) {
  77 ; CHECK-LABEL: fcvtxnt_f32_f64:
  78 ; CHECK:       // %bb.0:
  79 ; CHECK-NEXT:    fcvtxnt z0.s, p0/m, z1.d
  80 ; CHECK-NEXT:    ret
  81   %out = call <vscale x 4 x float> @llvm.aarch64.sve.fcvtxnt.f32f64(<vscale x 4 x float> %a,
  82                                                                     <vscale x 2 x i1> %pg,
  83                                                                     <vscale x 2 x double> %b)
  84   ret <vscale x 4 x float> %out
  85 }
  86
  87 declare <vscale x 4 x float> @llvm.aarch64.sve.fcvtlt.f32f16(<vscale x 4 x float>, <vscale x 4 x i1>, <vscale x 8 x half>)
  88 declare <vscale x 2 x double> @llvm.aarch64.sve.fcvtlt.f64f32(<vscale x 2 x double>, <vscale x 2 x i1>, <vscale x 4 x float>)
  89 declare <vscale x 8 x half> @llvm.aarch64.sve.fcvtnt.f16f32(<vscale x 8 x half>, <vscale x 4 x i1>, <vscale x 4 x float>)
  90 declare <vscale x 4 x float> @llvm.aarch64.sve.fcvtnt.f32f64(<vscale x 4 x float>, <vscale x 2 x i1>, <vscale x 2 x double>)
  91 declare <vscale x 4 x float> @llvm.aarch64.sve.fcvtx.f32f64(<vscale x 4 x float>, <vscale x 2 x i1>, <vscale x 2 x double>)
  92 declare <vscale x 4 x float> @llvm.aarch64.sve.fcvtxnt.f32f64(<vscale x 4 x float>, <vscale x 2 x i1>, <vscale x 2 x double>)