llvm/test/CodeGen/AArch64/sve2-intrinsics-revd.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sme -verify-machineinstrs < %s | FileCheck %s
   3
   4 define <vscale x 16 x i8> @test_revd_i8(<vscale x 16 x i8> %a, <vscale x 16 x i1> %pg, <vscale x 16 x i8> %b) {
   5 ; CHECK-LABEL: test_revd_i8:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    revd z0.q, p0/m, z1.q
   8 ; CHECK-NEXT:    ret
   9   %res = call <vscale x 16 x i8> @llvm.aarch64.sve.revd.nxv16i8(<vscale x 16 x i8> %a, <vscale x 16 x i1> %pg, <vscale x 16 x i8> %b)
  10   ret <vscale x 16 x i8> %res
  11 }
  12
  13 define <vscale x 8 x i16> @test_revd_i16(<vscale x 8 x i16> %a, <vscale x 8 x i1> %pg, <vscale x 8 x i16> %b) {
  14 ; CHECK-LABEL: test_revd_i16:
  15 ; CHECK:       // %bb.0:
  16 ; CHECK-NEXT:    revd z0.q, p0/m, z1.q
  17 ; CHECK-NEXT:    ret
  18   %res = call <vscale x  8 x i16> @llvm.aarch64.sve.revd.nxv8i16(<vscale x  8 x i16> %a, <vscale x 8 x i1> %pg, <vscale x 8 x i16> %b)
  19   ret <vscale x 8 x i16> %res
  20 }
  21
  22 define <vscale x 4 x i32> @test_revd_i32(<vscale x 4 x i32> %a, <vscale x 4 x i1> %pg, <vscale x 4 x i32> %b) {
  23 ; CHECK-LABEL: test_revd_i32:
  24 ; CHECK:       // %bb.0:
  25 ; CHECK-NEXT:    revd z0.q, p0/m, z1.q
  26 ; CHECK-NEXT:    ret
  27   %res = call <vscale x 4 x i32> @llvm.aarch64.sve.revd.nxv4i32(<vscale x 4 x i32> %a, <vscale x 4 x i1> %pg, <vscale x 4 x i32> %b)
  28   ret <vscale x 4 x i32> %res
  29 }
  30
  31 define <vscale x 2 x i64> @test_revd_i64(<vscale x 2 x i64> %a, <vscale x 2 x i1> %pg, <vscale x 2 x i64> %b) {
  32 ; CHECK-LABEL: test_revd_i64:
  33 ; CHECK:       // %bb.0:
  34 ; CHECK-NEXT:    revd z0.q, p0/m, z1.q
  35 ; CHECK-NEXT:    ret
  36   %res = call <vscale x 2 x i64> @llvm.aarch64.sve.revd.nxv2i64(<vscale x 2 x i64> %a, <vscale x 2 x i1> %pg, <vscale x 2 x i64> %b)
  37   ret <vscale x 2 x i64> %res
  38 }
  39
  40 declare <vscale x 16 x i8> @llvm.aarch64.sve.revd.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i1>, <vscale x 16 x i8>)
  41 declare <vscale x 8 x i16> @llvm.aarch64.sve.revd.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i1>, <vscale x 8 x i16>)
  42 declare <vscale x 4 x i32> @llvm.aarch64.sve.revd.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i1>, <vscale x 4 x i32>)
  43 declare <vscale x 2 x i64> @llvm.aarch64.sve.revd.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i1>, <vscale x 2 x i64>)