llvm/test/CodeGen/AArch64/sve2-intrinsics-widening-pairwise-arith.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2 < %s | FileCheck %s
   3 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sme < %s | FileCheck %s
   4
   5 ;
   6 ; SADALP
   7 ;
   8
   9 define <vscale x 8 x i16> @sadalp_i8(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %a, <vscale x 16 x i8> %b) {
  10 ; CHECK-LABEL: sadalp_i8:
  11 ; CHECK:       // %bb.0:
  12 ; CHECK-NEXT:    sadalp z0.h, p0/m, z1.b
  13 ; CHECK-NEXT:    ret
  14   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sadalp.nxv8i16(<vscale x 8 x i1> %pg,
  15                                                                   <vscale x 8 x i16> %a,
  16                                                                   <vscale x 16 x i8> %b)
  17   ret <vscale x 8 x i16> %out
  18 }
  19
  20 define <vscale x 4 x i32> @sadalp_i16(<vscale x 4 x i1> %pg, <vscale x 4 x i32> %a, <vscale x 8 x i16> %b) {
  21 ; CHECK-LABEL: sadalp_i16:
  22 ; CHECK:       // %bb.0:
  23 ; CHECK-NEXT:    sadalp z0.s, p0/m, z1.h
  24 ; CHECK-NEXT:    ret
  25   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sadalp.nxv4i32(<vscale x 4 x i1> %pg,
  26                                                                   <vscale x 4 x i32> %a,
  27                                                                   <vscale x 8 x i16> %b)
  28   ret <vscale x 4 x i32> %out
  29 }
  30
  31 define <vscale x 2 x i64> @sadalp_i32(<vscale x 2 x i1> %pg, <vscale x 2 x i64> %a, <vscale x 4 x i32> %b) {
  32 ; CHECK-LABEL: sadalp_i32:
  33 ; CHECK:       // %bb.0:
  34 ; CHECK-NEXT:    sadalp z0.d, p0/m, z1.s
  35 ; CHECK-NEXT:    ret
  36   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.sadalp.nxv2i64(<vscale x 2 x i1> %pg,
  37                                                                   <vscale x 2 x i64> %a,
  38                                                                   <vscale x 4 x i32> %b)
  39   ret <vscale x 2 x i64> %out
  40 }
  41
  42 ;
  43 ; UADALP
  44 ;
  45
  46 define <vscale x 8 x i16> @uadalp_i8(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %a, <vscale x 16 x i8> %b) {
  47 ; CHECK-LABEL: uadalp_i8:
  48 ; CHECK:       // %bb.0:
  49 ; CHECK-NEXT:    uadalp z0.h, p0/m, z1.b
  50 ; CHECK-NEXT:    ret
  51   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.uadalp.nxv8i16(<vscale x 8 x i1> %pg,
  52                                                                   <vscale x 8 x i16> %a,
  53                                                                   <vscale x 16 x i8> %b)
  54   ret <vscale x 8 x i16> %out
  55 }
  56
  57 define <vscale x 4 x i32> @uadalp_i16(<vscale x 4 x i1> %pg, <vscale x 4 x i32> %a, <vscale x 8 x i16> %b) {
  58 ; CHECK-LABEL: uadalp_i16:
  59 ; CHECK:       // %bb.0:
  60 ; CHECK-NEXT:    uadalp z0.s, p0/m, z1.h
  61 ; CHECK-NEXT:    ret
  62   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.uadalp.nxv4i32(<vscale x 4 x i1> %pg,
  63                                                                   <vscale x 4 x i32> %a,
  64                                                                   <vscale x 8 x i16> %b)
  65   ret <vscale x 4 x i32> %out
  66 }
  67
  68 define <vscale x 2 x i64> @uadalp_i32(<vscale x 2 x i1> %pg, <vscale x 2 x i64> %a, <vscale x 4 x i32> %b) {
  69 ; CHECK-LABEL: uadalp_i32:
  70 ; CHECK:       // %bb.0:
  71 ; CHECK-NEXT:    uadalp z0.d, p0/m, z1.s
  72 ; CHECK-NEXT:    ret
  73   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.uadalp.nxv2i64(<vscale x 2 x i1> %pg,
  74                                                                   <vscale x 2 x i64> %a,
  75                                                                   <vscale x 4 x i32> %b)
  76   ret <vscale x 2 x i64> %out
  77 }
  78
  79 declare <vscale x 8 x i16> @llvm.aarch64.sve.sadalp.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 16 x i8>)
  80 declare <vscale x 4 x i32> @llvm.aarch64.sve.sadalp.nxv4i32(<vscale x 4 x i1>, <vscale x 4 x i32>, <vscale x 8 x i16>)
  81 declare <vscale x 2 x i64> @llvm.aarch64.sve.sadalp.nxv2i64(<vscale x 2 x i1>, <vscale x 2 x i64>, <vscale x 4 x i32>)
  82
  83 declare <vscale x 8 x i16> @llvm.aarch64.sve.uadalp.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 16 x i8>)
  84 declare <vscale x 4 x i32> @llvm.aarch64.sve.uadalp.nxv4i32(<vscale x 4 x i1>, <vscale x 4 x i32>, <vscale x 8 x i16>)
  85 declare <vscale x 2 x i64> @llvm.aarch64.sve.uadalp.nxv2i64(<vscale x 2 x i1>, <vscale x 2 x i64>, <vscale x 4 x i32>)