llvm/test/CodeGen/AArch64/usub_sat.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64-- | FileCheck %s
   3
   4 declare i4 @llvm.usub.sat.i4(i4, i4)
   5 declare i8 @llvm.usub.sat.i8(i8, i8)
   6 declare i16 @llvm.usub.sat.i16(i16, i16)
   7 declare i32 @llvm.usub.sat.i32(i32, i32)
   8 declare i64 @llvm.usub.sat.i64(i64, i64)
   9
  10 define i32 @func(i32 %x, i32 %y) nounwind {
  11 ; CHECK-LABEL: func:
  12 ; CHECK:       // %bb.0:
  13 ; CHECK-NEXT:    subs w8, w0, w1
  14 ; CHECK-NEXT:    csel w0, wzr, w8, lo
  15 ; CHECK-NEXT:    ret
  16   %tmp = call i32 @llvm.usub.sat.i32(i32 %x, i32 %y);
  17   ret i32 %tmp;
  18 }
  19
  20 define i64 @func2(i64 %x, i64 %y) nounwind {
  21 ; CHECK-LABEL: func2:
  22 ; CHECK:       // %bb.0:
  23 ; CHECK-NEXT:    subs x8, x0, x1
  24 ; CHECK-NEXT:    csel x0, xzr, x8, lo
  25 ; CHECK-NEXT:    ret
  26   %tmp = call i64 @llvm.usub.sat.i64(i64 %x, i64 %y);
  27   ret i64 %tmp;
  28 }
  29
  30 define i16 @func16(i16 %x, i16 %y) nounwind {
  31 ; CHECK-LABEL: func16:
  32 ; CHECK:       // %bb.0:
  33 ; CHECK-NEXT:    and w8, w0, #0xffff
  34 ; CHECK-NEXT:    subs w8, w8, w1, uxth
  35 ; CHECK-NEXT:    csel w0, wzr, w8, lo
  36 ; CHECK-NEXT:    ret
  37   %tmp = call i16 @llvm.usub.sat.i16(i16 %x, i16 %y);
  38   ret i16 %tmp;
  39 }
  40
  41 define i8 @func8(i8 %x, i8 %y) nounwind {
  42 ; CHECK-LABEL: func8:
  43 ; CHECK:       // %bb.0:
  44 ; CHECK-NEXT:    and w8, w0, #0xff
  45 ; CHECK-NEXT:    subs w8, w8, w1, uxtb
  46 ; CHECK-NEXT:    csel w0, wzr, w8, lo
  47 ; CHECK-NEXT:    ret
  48   %tmp = call i8 @llvm.usub.sat.i8(i8 %x, i8 %y);
  49   ret i8 %tmp;
  50 }
  51
  52 define i4 @func3(i4 %x, i4 %y) nounwind {
  53 ; CHECK-LABEL: func3:
  54 ; CHECK:       // %bb.0:
  55 ; CHECK-NEXT:    and w8, w1, #0xf
  56 ; CHECK-NEXT:    and w9, w0, #0xf
  57 ; CHECK-NEXT:    subs w8, w9, w8
  58 ; CHECK-NEXT:    csel w0, wzr, w8, lo
  59 ; CHECK-NEXT:    ret
  60   %tmp = call i4 @llvm.usub.sat.i4(i4 %x, i4 %y);
  61   ret i4 %tmp;
  62 }