llvm/test/CodeGen/Hexagon/add_mpi_RRR.ll

   1 ; RUN: llc -O0 -march=hexagon < %s | FileCheck %s
   2
   3 ; CHECK: [[REG0:(r[0-9]+)]] = add(r{{[0-9]+}},mpyi([[REG0]],r{{[0-9]+}})
   4 ; CHECK: [[REG0:(r[0-9]+)]] = add(r{{[0-9]+}},mpyi([[REG0]],r{{[0-9]+}})
   5
   6 target triple = "hexagon"
   7
   8 @g0 = private unnamed_addr constant [50 x i8] c"%x :  Q6_R_add_mpyi_RRR(INT_MIN,INT_MIN,INT_MIN)\0A\00", align 1
   9 @g1 = private unnamed_addr constant [45 x i8] c"%x :  Q6_R_add_mpyi_RRR(-1,INT_MIN,INT_MIN)\0A\00", align 1
  10
  11 ; Function Attrs: nounwind
  12 declare i32 @f0(ptr nocapture readonly, ...) #0
  13
  14 ; Function Attrs: nounwind
  15 define i32 @f1() #0 {
  16 b0:
  17   %v0 = tail call i32 @llvm.hexagon.M4.mpyrr.addr(i32 -2147483648, i32 -2147483648, i32 -2147483648)
  18   %v1 = tail call i32 (ptr, ...) @f0(ptr @g0, i32 %v0) #2
  19   %v2 = tail call i32 @llvm.hexagon.M4.mpyrr.addr(i32 -1, i32 -2147483648, i32 -2147483648)
  20   %v3 = tail call i32 (ptr, ...) @f0(ptr @g1, i32 %v2) #2
  21   ret i32 0
  22 }
  23
  24 ; Function Attrs: nounwind readnone
  25 declare i32 @llvm.hexagon.M4.mpyrr.addr(i32, i32, i32) #1
  26
  27 attributes #0 = { nounwind "target-cpu"="hexagonv55" }
  28 attributes #1 = { nounwind readnone }
  29 attributes #2 = { nounwind }