llvm/test/CodeGen/Hexagon/addh-shifted.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2 ; CHECK: r{{[0-9]+}} = add(r{{[0-9]+}}.{{L|l}},r{{[0-9]+}}.{{L|l}}):<<16
   3
   4 define i64 @test_cast(i64 %arg0, i16 zeroext %arg1, i16 zeroext %arg2) nounwind readnone {
   5 entry:
   6   %conv.i = zext i16 %arg1 to i32
   7   %conv1.i = zext i16 %arg2 to i32
   8   %sub.i = add nsw i32 %conv.i, %conv1.i
   9   %sext.i = shl i32 %sub.i, 16
  10   %cmp.i = icmp slt i32 %sext.i, 65536
  11   %0 = ashr exact i32 %sext.i, 16
  12   %conv7.i = select i1 %cmp.i, i32 1, i32 %0
  13   %cmp8.i = icmp sgt i32 %conv7.i, 4
  14   %conv7.op.i = add i32 %conv7.i, 65535
  15   %shl = shl i64 %arg0, 2
  16   %.mask = and i32 %conv7.op.i, 65535
  17   %1 = zext i32 %.mask to i64
  18   %conv = select i1 %cmp8.i, i64 3, i64 %1
  19   %or = or i64 %conv, %shl
  20   ret i64 %or
  21 }