llvm/test/CodeGen/Hexagon/aggr-copy-order.ll

   1 ; RUN: llc -march=hexagon -mattr=-packets -hexagon-check-bank-conflict=0 < %s | FileCheck %s
   2 ; Do not check stores. They undergo some optimizations in the DAG combiner
   3 ; resulting in getting out of order. There is likely little that can be
   4 ; done to keep the original order.
   5
   6 target triple = "hexagon"
   7
   8 %s.0 = type { i32, i32, i32 }
   9
  10 ; Function Attrs: nounwind
  11 define void @f0(ptr %a0, ptr %a1) #0 {
  12 b0:
  13 ; CHECK: = memw({{.*}}+#0)
  14 ; CHECK: = memw({{.*}}+#4)
  15 ; CHECK: = memw({{.*}}+#8)
  16   %v0 = alloca ptr, align 4
  17   %v1 = alloca ptr, align 4
  18   store ptr %a0, ptr %v0, align 4
  19   store ptr %a1, ptr %v1, align 4
  20   %v2 = load ptr, ptr %v0, align 4
  21   %v3 = load ptr, ptr %v1, align 4
  22   call void @llvm.memcpy.p0.p0.i32(ptr align 4 %v2, ptr align 4 %v3, i32 12, i1 false)
  23   ret void
  24 }
  25
  26 ; Function Attrs: argmemonly nounwind
  27 declare void @llvm.memcpy.p0.p0.i32(ptr nocapture writeonly, ptr nocapture readonly, i32, i1) #1
  28
  29 attributes #0 = { nounwind }
  30 attributes #1 = { argmemonly nounwind }