llvm/test/CodeGen/Hexagon/base-offset-addr.ll

   1 ; RUN: llc -march=hexagon -enable-aa-sched-mi < %s
   2 ; REQUIRES: asserts
   3
   4 ; Make sure the base is a register and not an address.
   5
   6 define fastcc void @Get_lsp_pol(ptr nocapture %f) #0 {
   7 entry:
   8   %f5 = alloca i32, align 4
   9   %arrayidx103 = getelementptr inbounds i32, ptr %f, i32 4
  10   store i32 0, ptr %arrayidx103, align 4
  11   %f5.0.load185 = load volatile i32, ptr %f5, align 4
  12   ret void
  13 }
  14
  15 attributes #0 = { nounwind "less-precise-fpmad"="false" "frame-pointer"="all" "no-infs-fp-math"="false" "no-nans-fp-math"="false" "unsafe-fp-math"="false" "use-soft-float"="false" }