llvm/test/CodeGen/Hexagon/bitmanip.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc -march=hexagon < %s | FileCheck %s
   3
   4 define i16 @popcount_i16(i16 %a0) #0 {
   5 ; CHECK-LABEL: popcount_i16:
   6 ; CHECK:         .cfi_startproc
   7 ; CHECK-NEXT:  // %bb.0:
   8 ; CHECK-NEXT:    {
   9 ; CHECK-NEXT:     r1 = #0
  10 ; CHECK-NEXT:     r0 = zxth(r0)
  11 ; CHECK-NEXT:    }
  12 ; CHECK-NEXT:    {
  13 ; CHECK-NEXT:     r0 = popcount(r1:0)
  14 ; CHECK-NEXT:     jumpr r31
  15 ; CHECK-NEXT:    }
  16   %v0 = tail call i16 @llvm.ctpop.i16(i16 %a0) #1
  17   ret i16 %v0
  18 }
  19
  20 define i32 @popcount_i32(i32 %a0) #0 {
  21 ; CHECK-LABEL: popcount_i32:
  22 ; CHECK:         .cfi_startproc
  23 ; CHECK-NEXT:  // %bb.0:
  24 ; CHECK-NEXT:    {
  25 ; CHECK-NEXT:     r1 = #0
  26 ; CHECK-NEXT:    }
  27 ; CHECK-NEXT:    {
  28 ; CHECK-NEXT:     r0 = popcount(r1:0)
  29 ; CHECK-NEXT:     jumpr r31
  30 ; CHECK-NEXT:    }
  31   %v0 = tail call i32 @llvm.ctpop.i32(i32 %a0) #1
  32   ret i32 %v0
  33 }
  34
  35 define i64 @popcount_i64(i64 %a0) #0 {
  36 ; CHECK-LABEL: popcount_i64:
  37 ; CHECK:         .cfi_startproc
  38 ; CHECK-NEXT:  // %bb.0:
  39 ; CHECK-NEXT:    {
  40 ; CHECK-NEXT:     r0 = popcount(r1:0)
  41 ; CHECK-NEXT:     r1 = #0
  42 ; CHECK-NEXT:     jumpr r31
  43 ; CHECK-NEXT:    }
  44   %v0 = tail call i64 @llvm.ctpop.i64(i64 %a0) #1
  45   ret i64 %v0
  46 }
  47
  48 define i16 @ctlz_i16(i16 %a0) #0 {
  49 ; CHECK-LABEL: ctlz_i16:
  50 ; CHECK:         .cfi_startproc
  51 ; CHECK-NEXT:  // %bb.0:
  52 ; CHECK-NEXT:    {
  53 ; CHECK-NEXT:     r0 = zxth(r0)
  54 ; CHECK-NEXT:    }
  55 ; CHECK-NEXT:    {
  56 ; CHECK-NEXT:     r0 = cl0(r0)
  57 ; CHECK-NEXT:    }
  58 ; CHECK-NEXT:    {
  59 ; CHECK-NEXT:     r0 = add(r0,#-16)
  60 ; CHECK-NEXT:     jumpr r31
  61 ; CHECK-NEXT:    }
  62   %v0 = tail call i16 @llvm.ctlz.i16(i16 %a0, i1 true) #1
  63   ret i16 %v0
  64 }
  65
  66 define i32 @ctlz_i32(i32 %a0) #0 {
  67 ; CHECK-LABEL: ctlz_i32:
  68 ; CHECK:         .cfi_startproc
  69 ; CHECK-NEXT:  // %bb.0:
  70 ; CHECK-NEXT:    {
  71 ; CHECK-NEXT:     r0 = cl0(r0)
  72 ; CHECK-NEXT:     jumpr r31
  73 ; CHECK-NEXT:    }
  74   %v0 = tail call i32 @llvm.ctlz.i32(i32 %a0, i1 true) #1
  75   ret i32 %v0
  76 }
  77
  78 define i64 @ctlz_i64(i64 %a0) #0 {
  79 ; CHECK-LABEL: ctlz_i64:
  80 ; CHECK:         .cfi_startproc
  81 ; CHECK-NEXT:  // %bb.0:
  82 ; CHECK-NEXT:    {
  83 ; CHECK-NEXT:     r0 = cl0(r1:0)
  84 ; CHECK-NEXT:     r1 = #0
  85 ; CHECK-NEXT:     jumpr r31
  86 ; CHECK-NEXT:    }
  87   %v0 = tail call i64 @llvm.ctlz.i64(i64 %a0, i1 true) #1
  88   ret i64 %v0
  89 }
  90
  91 define i16 @cttz_i16(i16 %a0) #0 {
  92 ; CHECK-LABEL: cttz_i16:
  93 ; CHECK:         .cfi_startproc
  94 ; CHECK-NEXT:  // %bb.0:
  95 ; CHECK-NEXT:    {
  96 ; CHECK-NEXT:     r0 = ct0(r0)
  97 ; CHECK-NEXT:     jumpr r31
  98 ; CHECK-NEXT:    }
  99   %v0 = tail call i16 @llvm.cttz.i16(i16 %a0, i1 true) #1
 100   ret i16 %v0
 101 }
 102
 103 define i32 @cttz_i32(i32 %a0) #0 {
 104 ; CHECK-LABEL: cttz_i32:
 105 ; CHECK:         .cfi_startproc
 106 ; CHECK-NEXT:  // %bb.0:
 107 ; CHECK-NEXT:    {
 108 ; CHECK-NEXT:     r0 = ct0(r0)
 109 ; CHECK-NEXT:     jumpr r31
 110 ; CHECK-NEXT:    }
 111   %v0 = tail call i32 @llvm.cttz.i32(i32 %a0, i1 true) #1
 112   ret i32 %v0
 113 }
 114
 115 define i64 @cttz_i64(i64 %a0) #0 {
 116 ; CHECK-LABEL: cttz_i64:
 117 ; CHECK:         .cfi_startproc
 118 ; CHECK-NEXT:  // %bb.0:
 119 ; CHECK-NEXT:    {
 120 ; CHECK-NEXT:     r0 = ct0(r1:0)
 121 ; CHECK-NEXT:     r1 = #0
 122 ; CHECK-NEXT:     jumpr r31
 123 ; CHECK-NEXT:    }
 124   %v0 = tail call i64 @llvm.cttz.i64(i64 %a0, i1 true) #1
 125   ret i64 %v0
 126 }
 127
 128 define i16 @bswap_i16(i16 %a0) #0 {
 129 ; CHECK-LABEL: bswap_i16:
 130 ; CHECK:         .cfi_startproc
 131 ; CHECK-NEXT:  // %bb.0:
 132 ; CHECK-NEXT:    {
 133 ; CHECK-NEXT:     r0 = swiz(r0)
 134 ; CHECK-NEXT:    }
 135 ; CHECK-NEXT:    {
 136 ; CHECK-NEXT:     r0 = lsr(r0,#16)
 137 ; CHECK-NEXT:     jumpr r31
 138 ; CHECK-NEXT:    }
 139   %v0 = tail call i16 @llvm.bswap.i16(i16 %a0) #1
 140   ret i16 %v0
 141 }
 142
 143 define i32 @bswap_i32(i32 %a0) #0 {
 144 ; CHECK-LABEL: bswap_i32:
 145 ; CHECK:         .cfi_startproc
 146 ; CHECK-NEXT:  // %bb.0:
 147 ; CHECK-NEXT:    {
 148 ; CHECK-NEXT:     r0 = swiz(r0)
 149 ; CHECK-NEXT:     jumpr r31
 150 ; CHECK-NEXT:    }
 151   %v0 = tail call i32 @llvm.bswap.i32(i32 %a0) #1
 152   ret i32 %v0
 153 }
 154
 155 define i64 @bswap_i64(i64 %a0) #0 {
 156 ; CHECK-LABEL: bswap_i64:
 157 ; CHECK:         .cfi_startproc
 158 ; CHECK-NEXT:  // %bb.0:
 159 ; CHECK-NEXT:    {
 160 ; CHECK-NEXT:     r2 = swiz(r1)
 161 ; CHECK-NEXT:     r3 = swiz(r0)
 162 ; CHECK-NEXT:    }
 163 ; CHECK-NEXT:    {
 164 ; CHECK-NEXT:     r1:0 = combine(r3,r2)
 165 ; CHECK-NEXT:     jumpr r31
 166 ; CHECK-NEXT:    }
 167   %v0 = tail call i64 @llvm.bswap.i64(i64 %a0) #1
 168   ret i64 %v0
 169 }
 170
 171 define <2 x i16> @bswap_v2i16(<2 x i16> %a0) #0 {
 172 ; CHECK-LABEL: bswap_v2i16:
 173 ; CHECK:         .cfi_startproc
 174 ; CHECK-NEXT:  // %bb.0:
 175 ; CHECK-NEXT:    {
 176 ; CHECK-NEXT:     r0 = swiz(r0)
 177 ; CHECK-NEXT:    }
 178 ; CHECK-NEXT:    {
 179 ; CHECK-NEXT:     r0 = combine(r0.l,r0.h)
 180 ; CHECK-NEXT:     jumpr r31
 181 ; CHECK-NEXT:    }
 182   %v0 = tail call <2 x i16> @llvm.bswap.v2i16(<2 x i16> %a0)
 183   ret <2 x i16> %v0
 184 }
 185
 186 define <4 x i16> @bswap_v4i16(<4 x i16> %a0) #0 {
 187 ; CHECK-LABEL: bswap_v4i16:
 188 ; CHECK:         .cfi_startproc
 189 ; CHECK-NEXT:  // %bb.0:
 190 ; CHECK-NEXT:    {
 191 ; CHECK-NEXT:     r3:2 = vlsrh(r1:0,#8)
 192 ; CHECK-NEXT:     r5:4 = vaslh(r1:0,#8)
 193 ; CHECK-NEXT:    }
 194 ; CHECK-NEXT:    {
 195 ; CHECK-NEXT:     r1:0 = or(r3:2,r5:4)
 196 ; CHECK-NEXT:     jumpr r31
 197 ; CHECK-NEXT:    }
 198   %v0 = tail call <4 x i16> @llvm.bswap.v4i16(<4 x i16> %a0)
 199   ret <4 x i16> %v0
 200 }
 201
 202 define <2 x i32> @bswap_v2i32(<2 x i32> %a0) #0 {
 203 ; CHECK-LABEL: bswap_v2i32:
 204 ; CHECK:         .cfi_startproc
 205 ; CHECK-NEXT:  // %bb.0:
 206 ; CHECK-NEXT:    {
 207 ; CHECK-NEXT:     r0 = swiz(r0)
 208 ; CHECK-NEXT:     r1 = swiz(r1)
 209 ; CHECK-NEXT:    }
 210 ; CHECK-NEXT:    {
 211 ; CHECK-NEXT:     jumpr r31
 212 ; CHECK-NEXT:    }
 213   %v0 = tail call <2 x i32> @llvm.bswap.v2i32(<2 x i32> %a0)
 214   ret <2 x i32> %v0
 215 }
 216
 217 define i16 @brev_i16(i16 %a0) #0 {
 218 ; CHECK-LABEL: brev_i16:
 219 ; CHECK:         .cfi_startproc
 220 ; CHECK-NEXT:  // %bb.0:
 221 ; CHECK-NEXT:    {
 222 ; CHECK-NEXT:     r0 = brev(r0)
 223 ; CHECK-NEXT:    }
 224 ; CHECK-NEXT:    {
 225 ; CHECK-NEXT:     r0 = lsr(r0,#16)
 226 ; CHECK-NEXT:     jumpr r31
 227 ; CHECK-NEXT:    }
 228   %v0 = tail call i16 @llvm.bitreverse.i16(i16 %a0) #1
 229   ret i16 %v0
 230 }
 231
 232 define i32 @brev_i32(i32 %a0) #0 {
 233 ; CHECK-LABEL: brev_i32:
 234 ; CHECK:         .cfi_startproc
 235 ; CHECK-NEXT:  // %bb.0:
 236 ; CHECK-NEXT:    {
 237 ; CHECK-NEXT:     r0 = brev(r0)
 238 ; CHECK-NEXT:     jumpr r31
 239 ; CHECK-NEXT:    }
 240   %v0 = tail call i32 @llvm.bitreverse.i32(i32 %a0) #1
 241   ret i32 %v0
 242 }
 243
 244 define i64 @brev_i64(i64 %a0) #0 {
 245 ; CHECK-LABEL: brev_i64:
 246 ; CHECK:         .cfi_startproc
 247 ; CHECK-NEXT:  // %bb.0:
 248 ; CHECK-NEXT:    {
 249 ; CHECK-NEXT:     r1:0 = brev(r1:0)
 250 ; CHECK-NEXT:     jumpr r31
 251 ; CHECK-NEXT:    }
 252   %v0 = tail call i64 @llvm.bitreverse.i64(i64 %a0) #1
 253   ret i64 %v0
 254 }
 255
 256 define <4 x i8> @brev_v4i8(<4 x i8> %a0) #0 {
 257 ; CHECK-LABEL: brev_v4i8:
 258 ; CHECK:         .cfi_startproc
 259 ; CHECK-NEXT:  // %bb.0:
 260 ; CHECK-NEXT:    {
 261 ; CHECK-NEXT:     r0 = brev(r0)
 262 ; CHECK-NEXT:    }
 263 ; CHECK-NEXT:    {
 264 ; CHECK-NEXT:     r0 = swiz(r0)
 265 ; CHECK-NEXT:     jumpr r31
 266 ; CHECK-NEXT:    }
 267   %v0 = tail call <4 x i8> @llvm.bitreverse.v4i8(<4 x i8> %a0)
 268   ret <4 x i8> %v0
 269 }
 270
 271 define <8 x i8> @brev_v8i8(<8 x i8> %a0) #0 {
 272 ; CHECK-LABEL: brev_v8i8:
 273 ; CHECK:         .cfi_startproc
 274 ; CHECK-NEXT:  // %bb.0:
 275 ; CHECK-NEXT:    {
 276 ; CHECK-NEXT:     r3:2 = brev(r1:0)
 277 ; CHECK-NEXT:    }
 278 ; CHECK-NEXT:    {
 279 ; CHECK-NEXT:     r0 = swiz(r3)
 280 ; CHECK-NEXT:     r1 = swiz(r2)
 281 ; CHECK-NEXT:    }
 282 ; CHECK-NEXT:    {
 283 ; CHECK-NEXT:     jumpr r31
 284 ; CHECK-NEXT:    }
 285   %v0 = tail call <8 x i8> @llvm.bitreverse.v8i8(<8 x i8> %a0)
 286   ret <8 x i8> %v0
 287 }
 288
 289 define <2 x i16> @brev_v2i16(<2 x i16> %a0) #0 {
 290 ; CHECK-LABEL: brev_v2i16:
 291 ; CHECK:         .cfi_startproc
 292 ; CHECK-NEXT:  // %bb.0:
 293 ; CHECK-NEXT:    {
 294 ; CHECK-NEXT:     r0 = brev(r0)
 295 ; CHECK-NEXT:    }
 296 ; CHECK-NEXT:    {
 297 ; CHECK-NEXT:     r0 = combine(r0.l,r0.h)
 298 ; CHECK-NEXT:     jumpr r31
 299 ; CHECK-NEXT:    }
 300   %v0 = tail call <2 x i16> @llvm.bitreverse.v2i16(<2 x i16> %a0)
 301   ret <2 x i16> %v0
 302 }
 303
 304 define <4 x i16> @brev_v4i16(<4 x i16> %a0) #0 {
 305 ; CHECK-LABEL: brev_v4i16:
 306 ; CHECK:         .cfi_startproc
 307 ; CHECK-NEXT:  // %bb.0:
 308 ; CHECK-NEXT:    {
 309 ; CHECK-NEXT:     r3:2 = brev(r1:0)
 310 ; CHECK-NEXT:    }
 311 ; CHECK-NEXT:    {
 312 ; CHECK-NEXT:     r0 = combine(r3.l,r3.h)
 313 ; CHECK-NEXT:     jumpr r31
 314 ; CHECK-NEXT:     r1 = combine(r2.l,r2.h)
 315 ; CHECK-NEXT:    }
 316   %v0 = tail call <4 x i16> @llvm.bitreverse.v4i16(<4 x i16> %a0)
 317   ret <4 x i16> %v0
 318 }
 319
 320 define <2 x i32> @brev_v2i32(<2 x i32> %a0) #0 {
 321 ; CHECK-LABEL: brev_v2i32:
 322 ; CHECK:         .cfi_startproc
 323 ; CHECK-NEXT:  // %bb.0:
 324 ; CHECK-NEXT:    {
 325 ; CHECK-NEXT:     r3:2 = brev(r1:0)
 326 ; CHECK-NEXT:    }
 327 ; CHECK-NEXT:    {
 328 ; CHECK-NEXT:     r1:0 = combine(r2,r3)
 329 ; CHECK-NEXT:     jumpr r31
 330 ; CHECK-NEXT:    }
 331   %v0 = tail call <2 x i32> @llvm.bitreverse.v2i32(<2 x i32> %a0)
 332   ret <2 x i32> %v0
 333 }
 334
 335
 336 declare i16 @llvm.ctpop.i16(i16) #1
 337 declare i32 @llvm.ctpop.i32(i32) #1
 338 declare i64 @llvm.ctpop.i64(i64) #1
 339
 340 declare i16 @llvm.ctlz.i16(i16, i1) #1
 341 declare i32 @llvm.ctlz.i32(i32, i1) #1
 342 declare i64 @llvm.ctlz.i64(i64, i1) #1
 343
 344 declare i16 @llvm.cttz.i16(i16, i1) #1
 345 declare i32 @llvm.cttz.i32(i32, i1) #1
 346 declare i64 @llvm.cttz.i64(i64, i1) #1
 347
 348 declare i16 @llvm.bswap.i16(i16) #1
 349 declare i32 @llvm.bswap.i32(i32) #1
 350 declare i64 @llvm.bswap.i64(i64) #1
 351
 352 declare <2 x i16> @llvm.bswap.v2i16(<2 x i16>) #1
 353 declare <4 x i16> @llvm.bswap.v4i16(<4 x i16>) #1
 354 declare <2 x i32> @llvm.bswap.v2i32(<2 x i32>) #1
 355
 356 declare i16 @llvm.bitreverse.i16(i16) #1
 357 declare i32 @llvm.bitreverse.i32(i32) #1
 358 declare i64 @llvm.bitreverse.i64(i64) #1
 359
 360 declare <4 x i8> @llvm.bitreverse.v4i8(<4 x i8>) #1
 361 declare <8 x i8> @llvm.bitreverse.v8i8(<8 x i8>) #1
 362
 363 declare <2 x i16> @llvm.bitreverse.v2i16(<2 x i16>) #1
 364 declare <4 x i16> @llvm.bitreverse.v4i16(<4 x i16>) #1
 365 declare <2 x i32> @llvm.bitreverse.v2i32(<2 x i32>) #1
 366
 367
 368 attributes #0 = { "target-features"="+v68,-long-calls" }
 369 attributes #1 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }
 370