llvm/test/CodeGen/Hexagon/bug18491-optsize.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2 ; CHECK: {{.balign 4|.p2align 2}}
   3 ; CHECK: {{.balign 4|.p2align 2}}
   4 ; CHECK: {{.balign 4|.p2align 2}}
   5
   6 target triple = "hexagon"
   7
   8 @g0 = global i32 4, align 4
   9 @g1 = global i32 4, align 4
  10 @g2 = global i32 4, align 4
  11 @g3 = global i32 4, align 4
  12
  13 ; Function Attrs: nounwind optsize
  14 define void @f0(i32 %a0) #0 {
  15 b0:
  16   store i32 1, ptr @g0, align 4
  17   ret void
  18 }
  19
  20 ; Function Attrs: nounwind optsize
  21 define void @f1(i32 %a0) #0 {
  22 b0:
  23   store i32 1, ptr @g0, align 4
  24   store i32 2, ptr @g1, align 4
  25   store i32 3, ptr @g2, align 4
  26   store i32 4, ptr @g3, align 4
  27   ret void
  28 }
  29
  30 ; Function Attrs: nounwind optsize readnone
  31 define i32 @f2(i32 %a0, ptr nocapture readnone %a1) #1 {
  32 b0:
  33   ret i32 %a0
  34 }
  35
  36 attributes #0 = { nounwind optsize "target-cpu"="hexagonv60" }
  37 attributes #1 = { nounwind optsize readnone "target-cpu"="hexagonv60" }