llvm/test/CodeGen/Hexagon/convertsptoll.ll

   1 ; RUN: llc -march=hexagon -mcpu=hexagonv5  < %s | FileCheck %s
   2 ; Check that we generate conversion from single precision floating point
   3 ; to 64-bit int value in IEEE complaint mode in V5.
   4
   5 ; CHECK: r{{[0-9]+}}:{{[0-9]+}} = convert_sf2d(r{{[0-9]+}})
   6
   7 define i32 @main() nounwind {
   8 entry:
   9   %retval = alloca i32, align 4
  10   %i = alloca i64, align 8
  11   %a = alloca float, align 4
  12   %b = alloca float, align 4
  13   %c = alloca float, align 4
  14   store i32 0, ptr %retval
  15   store float 0x402ECCCCC0000000, ptr %a, align 4
  16   store float 0x4022333340000000, ptr %b, align 4
  17   %0 = load float, ptr %a, align 4
  18   %1 = load float, ptr %b, align 4
  19   %add = fadd float %0, %1
  20   store volatile float %add, ptr %c, align 4
  21   %2 = load volatile float, ptr %c, align 4
  22   %conv = fptosi float %2 to i64
  23   store i64 %conv, ptr %i, align 8
  24   %3 = load i64, ptr %i, align 8
  25   %conv1 = trunc i64 %3 to i32
  26   ret i32 %conv1
  27 }