llvm/test/CodeGen/Hexagon/dag-indexed.ll

   1 ; RUN: llc -march=hexagon < %s
   2 ; REQUIRES: asserts
   3
   4 ; Test that the DAG combiner doesn't assert because it attempts to replace
   5 ; the chain of a post-increment store based upon alias information. The code
   6 ; in DAGCombiner is unable to convert indexed stores.
   7
   8 ; Function Attrs: nounwind
   9 define void @f0(i32 %a0, ptr %a1, ptr %a2) #0 {
  10 b0:
  11   switch i32 %a0, label %b5 [
  12     i32 67830273, label %b1
  13     i32 67502595, label %b3
  14   ]
  15
  16 b1:                                               ; preds = %b0
  17   br i1 undef, label %b2, label %b5
  18
  19 b2:                                               ; preds = %b1
  20   br label %b5
  21
  22 b3:                                               ; preds = %b0
  23   br i1 undef, label %b4, label %b5
  24
  25 b4:                                               ; preds = %b3
  26   store i32 0, ptr %a2, align 1, !tbaa !0
  27   %v1 = getelementptr inbounds i8, ptr %a1, i32 4
  28   %v3 = load i32, ptr %v1, align 4, !tbaa !5
  29   %v4 = getelementptr inbounds i8, ptr %a2, i32 4
  30   store i32 %v3, ptr %v4, align 1, !tbaa !5
  31   br label %b5
  32
  33 b5:                                               ; preds = %b4, %b3, %b2, %b1, %b0
  34   ret void
  35 }
  36
  37 attributes #0 = { nounwind "target-cpu"="hexagonv55" }
  38
  39 !0 = !{!1, !2, i64 0}
  40 !1 = !{!"", !2, i64 0, !2, i64 4}
  41 !2 = !{!"long", !3, i64 0}
  42 !3 = !{!"omnipotent char", !4, i64 0}
  43 !4 = !{!"Simple C/C++ TBAA"}
  44 !5 = !{!1, !2, i64 4}