llvm/test/CodeGen/Hexagon/hexagon-verify-implicit-use.ll

   1 ; RUN: llc -march=hexagon -O3 -verify-machineinstrs < %s
   2 ; REQUIRES: asserts
   3
   4 target triple = "hexagon"
   5
   6 %s.0 = type { ptr }
   7 %s.1 = type { %s.2, ptr, i32, i32, i8, %s.3 }
   8 %s.2 = type { ptr, i32 }
   9 %s.3 = type { %s.4, %s.6, i32, i32 }
  10 %s.4 = type { %s.5 }
  11 %s.5 = type { i8 }
  12 %s.6 = type { ptr, [12 x i8] }
  13 %s.7 = type { %s.2, %s.8 }
  14 %s.8 = type { ptr, ptr }
  15 %s.9 = type { [16 x ptr] }
  16 %s.10 = type { ptr, i32, i8, i8, i16, i32, i32, ptr, ptr, ptr }
  17 %s.11 = type { ptr, i32, i32, ptr }
  18 %s.12 = type { ptr, i32, ptr }
  19
  20 define i32 @f0() #0 personality ptr @f2 {
  21 b0:
  22   %v0 = invoke dereferenceable(4) ptr @f1()
  23           to label %b1 unwind label %b2
  24
  25 b1:                                               ; preds = %b0
  26   %v1 = load i32, ptr undef, align 4
  27   %v2 = icmp eq i32 %v1, 0
  28   %v3 = zext i1 %v2 to i64
  29   %v4 = shl nuw nsw i64 %v3, 32
  30   %v5 = or i64 %v4, 0
  31   %v6 = call i64 @f3(ptr undef, i64 %v5, i64 4294967296, ptr nonnull dereferenceable(32) undef, ptr nonnull dereferenceable(1) undef, ptr nonnull dereferenceable(4) undef)
  32   unreachable
  33
  34 b2:                                               ; preds = %b0
  35   %v7 = landingpad { ptr, i32 }
  36           cleanup
  37   resume { ptr, i32 } undef
  38 }
  39
  40 declare dereferenceable(4) ptr @f1()
  41
  42 declare i32 @f2(...)
  43
  44 declare i64 @f3(ptr nocapture readnone, i64, i64, ptr nocapture readonly dereferenceable(32), ptr nocapture dereferenceable(1), ptr nocapture dereferenceable(4)) unnamed_addr align 2
  45
  46 attributes #0 = { "target-cpu"="hexagonv55" }