llvm/test/CodeGen/Hexagon/i128-bitop.ll

   1 ; RUN: llc -march=hexagon < %s
   2 ; REQUIRES: asserts
   3
   4 target triple = "hexagon"
   5
   6 %s.0 = type { i32, i32, [10 x %s.1] }
   7 %s.1 = type { [4 x i32] }
   8 %s.2 = type { i128 }
   9
  10 @g0 = external global ptr
  11
  12 ; Function Attrs: nounwind ssp
  13 define void @f0(ptr nocapture %a0, i32 %a1) #0 {
  14 b0:
  15   br label %b1
  16
  17 b1:                                               ; preds = %b4, %b3, %b0
  18   %v1 = phi i32 [ 0, %b0 ], [ %v14, %b4 ], [ %v13, %b3 ]
  19   switch i32 %v1, label %b4 [
  20     i32 0, label %b3
  21     i32 1, label %b2
  22   ]
  23
  24 b2:                                               ; preds = %b1
  25   br label %b3
  26
  27 b3:                                               ; preds = %b2, %b1
  28   %v2 = phi i32 [ 1, %b2 ], [ 0, %b1 ]
  29   %v3 = phi i128 [ 64, %b2 ], [ 32, %b1 ]
  30   %v4 = phi i128 [ -79228162495817593519834398721, %b2 ], [ -18446744069414584321, %b1 ]
  31   %v5 = load ptr, ptr @g0, align 4
  32   %v6 = getelementptr inbounds %s.0, ptr %v5, i32 0, i32 2, i32 %a1, i32 0, i32 %v2
  33   %v7 = load i32, ptr %v6, align 4
  34   %v8 = zext i32 %v7 to i128
  35   %v9 = load i128, ptr %a0, align 4
  36   %v10 = shl nuw nsw i128 %v8, %v3
  37   %v11 = and i128 %v9, %v4
  38   %v12 = or i128 %v11, %v10
  39   store i128 %v12, ptr %a0, align 4
  40   %v13 = add i32 %v1, 1
  41   br label %b1
  42
  43 b4:                                               ; preds = %b1
  44   %v14 = add i32 %v1, 1
  45   %v15 = icmp eq i32 %v14, 4
  46   br i1 %v15, label %b5, label %b1
  47
  48 b5:                                               ; preds = %b4
  49   ret void
  50 }
  51
  52 ; Function Attrs: nounwind ssp
  53 define void @f1(ptr nocapture %a0, i32 %a1) #0 {
  54 b0:
  55   br label %b1
  56
  57 b1:                                               ; preds = %b5, %b4, %b0
  58   %v1 = phi i32 [ 0, %b0 ], [ %v20, %b5 ], [ %v19, %b4 ]
  59   switch i32 %v1, label %b5 [
  60     i32 0, label %b2
  61     i32 1, label %b3
  62   ]
  63
  64 b2:                                               ; preds = %b1
  65   %v2 = load ptr, ptr @g0, align 4
  66   %v3 = getelementptr inbounds %s.0, ptr %v2, i32 0, i32 2, i32 %a1, i32 0, i32 0
  67   %v4 = load i32, ptr %v3, align 4
  68   %v5 = zext i32 %v4 to i128
  69   %v6 = load i128, ptr %a0, align 4
  70   %v7 = shl nuw nsw i128 %v5, 32
  71   %v8 = and i128 %v6, -18446744069414584321
  72   %v9 = or i128 %v8, %v7
  73   br label %b4
  74
  75 b3:                                               ; preds = %b1
  76   %v10 = load ptr, ptr @g0, align 4
  77   %v11 = getelementptr inbounds %s.0, ptr %v10, i32 0, i32 2, i32 %a1, i32 0, i32 1
  78   %v12 = load i32, ptr %v11, align 4
  79   %v13 = zext i32 %v12 to i128
  80   %v14 = load i128, ptr %a0, align 4
  81   %v15 = shl nuw nsw i128 %v13, 64
  82   %v16 = and i128 %v14, -79228162495817593519834398721
  83   %v17 = or i128 %v16, %v15
  84   br label %b4
  85
  86 b4:                                               ; preds = %b3, %b2
  87   %v18 = phi i128 [ %v17, %b3 ], [ %v9, %b2 ]
  88   store i128 %v18, ptr %a0, align 4
  89   %v19 = add i32 %v1, 1
  90   br label %b1
  91
  92 b5:                                               ; preds = %b1
  93   %v20 = add i32 %v1, 1
  94   %v21 = icmp eq i32 %v20, 4
  95   br i1 %v21, label %b6, label %b1
  96
  97 b6:                                               ; preds = %b5
  98   ret void
  99 }
 100
 101 attributes #0 = { nounwind ssp }