llvm/test/CodeGen/Hexagon/opt-sext-intrinsics.ll

   1 ; RUN: llc -march=hexagon -O2 < %s | FileCheck %s
   2 ; CHECK-NOT: sxth
   3
   4 target triple = "hexagon"
   5
   6 @g0 = common global i32 0, align 4
   7
   8 define i32 @f0(i32 %a0, i32 %a1) {
   9 b0:
  10   %v0 = tail call i32 @llvm.hexagon.A2.addh.l16.sat.ll(i32 %a0, i32 %a1)
  11   %v1 = tail call i32 @llvm.hexagon.A2.addh.l16.sat.ll(i32 %a1, i32 %a0)
  12   %v2 = shl i32 %v0, 16
  13   %v3 = ashr exact i32 %v2, 16
  14   %v4 = shl i32 %v1, 16
  15   %v5 = ashr exact i32 %v4, 16
  16   %v6 = tail call i32 @llvm.hexagon.A2.addh.l16.sat.ll(i32 %v0, i32 %v1)
  17   %v7 = shl i32 %v6, 16
  18   %v8 = ashr exact i32 %v7, 16
  19   %v9 = load i32, ptr @g0, align 4
  20   %v10 = icmp ne i32 %v9, %v6
  21   %v11 = zext i1 %v10 to i32
  22   ret i32 %v11
  23 }
  24
  25 ; Function Attrs: nounwind readnone
  26 declare i32 @llvm.hexagon.A2.addh.l16.sat.ll(i32, i32) #0
  27
  28 attributes #0 = { nounwind readnone }