llvm/test/CodeGen/Hexagon/pred-sched.ll

   1 ; RUN: llc -O3 -march=hexagon < %s | FileCheck %s
   2
   3 ; We want to see a .new instruction in this sequence.
   4 ; CHECK: p[[PRED:[0-3]]] = tstbit
   5 ; CHECK: if (p[[PRED]].new)
   6
   7 target triple = "hexagon"
   8
   9 ; Function Attrs: nounwind readnone
  10 define zeroext i16 @f0(i8 zeroext %a0, i16 zeroext %a1) #0 {
  11 b0:
  12   %v0 = zext i8 %a0 to i32
  13   %v1 = zext i16 %a1 to i32
  14   %v2 = xor i32 %v0, %v1
  15   %v3 = and i32 %v2, 1
  16   %v4 = lshr i8 %a0, 1
  17   %v5 = icmp eq i32 %v3, 0
  18   %v6 = lshr i16 %a1, 1
  19   %v7 = xor i16 %v6, -24575
  20   %v8 = select i1 %v5, i16 %v6, i16 %v7
  21   %v9 = zext i8 %v4 to i32
  22   %v10 = zext i16 %v8 to i32
  23   %v11 = xor i32 %v9, %v10
  24   %v12 = and i32 %v11, 1
  25   %v13 = lshr i8 %a0, 2
  26   %v14 = icmp eq i32 %v12, 0
  27   %v15 = lshr i16 %v8, 1
  28   %v16 = xor i16 %v15, -24575
  29   %v17 = select i1 %v14, i16 %v15, i16 %v16
  30   %v18 = zext i8 %v13 to i32
  31   %v19 = zext i16 %v17 to i32
  32   %v20 = xor i32 %v18, %v19
  33   %v21 = and i32 %v20, 1
  34   %v22 = icmp eq i32 %v21, 0
  35   %v23 = lshr i16 %v17, 1
  36   %v24 = xor i16 %v23, -24575
  37   %v25 = select i1 %v22, i16 %v23, i16 %v24
  38   ret i16 %v25
  39 }
  40
  41 attributes #0 = { nounwind readnone }