llvm/test/CodeGen/Hexagon/regalloc-liveout-undef.mir

   1 # RUN: llc -march=hexagon -run-pass liveintervals -run-pass machineverifier -run-pass register-coalescer %s -o - | FileCheck %s
   2 #
   3 # If there is no consumer of the live intervals, the live intervals pass
   4 # will be freed immediately after it runs, before the verifier. Add a
   5 # user (register coalescer in this case), so that the verification will
   6 # cover live intervals as well.
   7 #
   8 # Make sure that this compiles successfully.
   9 # CHECK: undef %1.isub_lo:doubleregs = A2_addi %1.isub_lo, 1
  10
  11 ---
  12 name: fred
  13 tracksRegLiveness: true
  14
  15 registers:
  16   - { id: 0, class: intregs }
  17   - { id: 1, class: doubleregs }
  18   - { id: 2, class: predregs }
  19   - { id: 3, class: doubleregs }
  20 body: |
  21   bb.0:
  22     liveins: $d0
  23     successors: %bb.1
  24         %0 = IMPLICIT_DEF
  25         %1 = COPY $d0
  26
  27   bb.1:
  28     successors: %bb.1
  29         %2 = C2_cmpgt %0, %1.isub_lo
  30         %3 = COPY %1
  31         %1 = COPY %3
  32         undef %1.isub_lo = A2_addi %1.isub_lo, 1
  33         J2_jump %bb.1, implicit-def $pc
  34 ...